نوع مقاله : مقاله مروری
نویسنده
دانشکده مهندسی کامپیوتر، دانشگاه آزاد اسلامی، واحد تهران شمال، تهران، ایران
چکیده
اخیرا بیشتر سیستم های محاسباتی انطباقی از سخت افزار قابل پیکربندی مجدد به فرم آرایه های گیت قابل برنامه نویسی فیلدی (FPGA) استفاده می کنند. برای این که این سیستم ها در محیط های خشن جای میدان دادن داشته باشند در جایی که دسترس پذیری و قابلیت اعتماد بالا یک الزام هستند، برنامه های در حال اجرا روی FPGA ها باید از نظر سخت افزاری متحمل نقص باشند چون این در طول عمر سیستم ممکن است رخ دهد. در این مقاله ما تکنیک های تحمل نقص جدید برای بلوک های منطق FPGA ارائه می کنیم، که بصورت بخشی از رویکرد نواحی خود تست گردان (STAR) برای تست و تشخیص، و پیکربندی آنلاین توسعه داده می شوند (ما تحمل بالای 100 نقص منطقی را از طریق پیاده سازی واقعی روی یک FPGA شامل یک آرایه20 در 20 از بلوک های منطق است). یک ویژگی کلیدی استفاده دوباره از بلوک های منطق ناقص برای افزایش تعداد زاپاس های موثر و بسط طول ماموریت می باشد. برای افزایش تحمل نقص، نه تنها از بخش های غیر خطادار معیوب یا بلوک های منطق با خطای جزئی استفاده می کنیم بلکه از بخش های خطادار بلوک های منطق معیوب در مد های غیر خطا دار استفاده می کنیم. با استفاده و کاربرد دوباره از منابع خطادار، رویکرد چند سطحی ما تعداد نقص های قابل تحمل را فراتر از تعداد منابع منطق زاپاس موجود می برد. بر خلاف خیلی از متدهای سطری، ستونی، تکه ای، رویکرد چند سطحی ما می تواند خطاهایی که به صورت برابر روی مساحت منطق توزیع شده تحمل کند، هم اینکه نقص ها در همان مساحت محلی را خوشه بندی می کند. در ضمن، عملیات سیستم به ازای تشخیص نقص یا به ازای پیکربندی های گذر دهنده-نقص محاسباتی دچار وقفه نمی شوند. تکنیک های تحمل خطای ما با استفاده از FPGA سری های ORAC2 پیاده شده که پیکربندی مدد زمان اجرای پویای افزایشی را مشخص می کند.
کلیدواژه‌ها
عنوان مقاله [English]
An Overview of Online Fault Tolerance for FPGA Logic Blocks
نویسنده [English]
- Sepideh Gohari
Computer Engineering Department, Islamic Azad University, North Tehran Branch, Tehran, Iran
چکیده [English]
Most adaptive computing systems use reconfigurable hardware in the form of field programmable gate arrays (FPGA). In order for these systems to be fielded in harsh environments where high availability and reliability are a requirement, the programs running on FPGAs must be hardware fault tolerant, as this is the case during the lifetime of the system. may occur In this paper, we present new fault tolerance techniques for FPGA logic blocks, which are developed as part of the Self-Standing Test Areas (STAR) approach for test and diagnosis, and online configuration (we tolerate over 100 logic faults through the actual implementation on an FPGA containing a 20 x 20 array of logic blocks). A key feature is the reuse of incomplete logic blocks to increase the number of effective spares and extend mission length. To increase fault tolerance, we not only use faulty non-faulty sections or logic blocks with minor faults, but also use faulted sections of faulty logic blocks in non-faulty modes. By using and reusing faulty resources, our multilevel approach extends the number of tolerable faults beyond the number of available spare logic resources. Unlike many row, column, and piecewise methods, our multi-level approach can tolerate faults that are evenly distributed over the logic area, while also clustering faults in the same local area. Meanwhile, system operations are not interrupted for fault detection or computational fault-transitor configurations. Our fault tolerance techniques are implemented using ORAC2 series FPGAs that specify incremental dynamic runtime configuration
کلیدواژه‌ها [English]
- Adaptive Computing
- Fault Tolerance
- Field-Programmable Gate Arrays (FPGA)
- Reconfigurable Computing
- Reconfigurable Systems
- Reliability
)