

## Arman Process Journal (APJ)

Homepage: <https://www.armanprocessjournal.ir>



# Design of a 4-to-2 Compressor Cell Using Carbon Nanotube Transistor Technology

Mehdi Bagherizadeh<sup>1</sup>

<sup>1</sup> Department of Computer Engineering, Rafsanjan Branch, Islamic Azad University, Rafsanjan, Iran

### ABSTRACT

### RESEARCH PAPER

Received: 2 July 2023

Accepted: 21 November 2023

#### KEYWORDS:

Carbon Nanotube Transistor Technology,  
4-to-2 Compressor,  
Delay,  
Multiplier,  
Power Consumption,

With advancements in electronics technology, the need for faster processing and data storage has increased. As the scaling of metal-oxide-semiconductor field-effect transistor (MOSFET) technology has progressed, the industry has faced various challenges, including increased short-circuit effects, reduced gate control, exponential leakage current, and power dissipation. Field-effect transistors made from carbon nanotubes are a suitable replacement for MOSFETs. 4-to-2 compressors are among the most popular bit compression cells that are widely used in multiplication or multi-operand addition. Their most important function is to increase the performance and efficiency of multiplication compression calculations. After examining twelve different 4-to-2 compressor designs from various research papers, this article presents a novel 4-to-2 compressor architecture utilizing modified logical relationships and carbon nanotube technology. The proposed 4-to-2 compressor and other designs from the literature have been implemented using the HSPICE simulation software. The proposed design and the previous compressors have been compared in terms of power consumption, delay, transistor count, and accuracy. Simulation results demonstrate that the new compressor architecture achieves a 25% reduction in power consumption, an 18% decrease in delay, and a 12% reduction in transistor count compared to the best previous compressor.

<sup>1</sup> Corresponding author:

[m.bagherizadeh@srbiau.ac.ir](mailto:m.bagherizadeh@srbiau.ac.ir)

## نشریه تخصصی آرمان پردازش، دوره ۵، شماره ۳، پاییز ۱۴۰۳

فصلنامه تخصصی آرمان پردازش  
(APJ)Homepage: [www.armanprocessjournal.ir](http://www.armanprocessjournal.ir)

## طراحی یک سلول کمپرسور ۴-به-۲ با استفاده از فناوری ترانزیستورهای نانولوله کربنی

مهدی باقری زاده\*

\* گروه مهندسی کامپیوتر، واحد رفسنجان، دانشگاه آزاد اسلامی، رفسنجان، ایران

## چکیده

با پیشرفت فناوری در زمینه الکترونیک، نیاز به سرعت پردازش و ذخیره سازی اطلاعات افزایش یافته است. با افزایش مقیاس بندی فناوری ترانزیستور اثر میدانی نیمه هادی اکسید فلز (ماسفت)<sup>۱</sup>، صنعت این فناوری با چالش های گوناگونی از جمله افزایش تأثیرات اتصال کوتاه، کاهش کنترل گیت، افزایش جریان نشتی بصورت نمایی و اتلاف توان روبرو شد. ترانزیستورهای اثر میدانی نانولوله کربنی<sup>۲</sup>، جایگزین مناسبی برای ماسفت هستند. کمپرسور ۴-به-۲ از محبوب ترین سلول های فشرده ساز بیتی هستند که در جمع یا ضرب چندعملوندی کاربرد زیادی دارند. مهمترین عملکرد آنها در افزایش عملکرد و کارایی محاسبات فشرده سازی عمل ضرب است. در این مقاله، پس از بررسی دوازده ساختار مختلف کمپرسور ۴-به-۲ که در مقالات مختلف طراحی شده است، یک کمپرسور ۴-به-۲ جدید با استفاده از تغییر در روابط منطقی و فناوری نانولوله کربنی طراحی شده است. کمپرسور ۴-به-۲ جدید پیشنهادی و دیگر ساختارهای طراحی شده در مقالات مختلف، با استفاده از نرم افزار شبیه ساز HSPICE پیاده سازی شده اند. طرح پیشنهادی و کمپرسورهای قبلی از نظر مصرف توان، تاخیر، تعداد ترانزیستور و دقت مقایسه شده است. نتایج شبیه سازی نشان دهنده اینست که ساختار کمپرسور جدید ۲۵٪ کاهش در مصرف توان، ۱۸٪ کاهش در تاخیر و ۱۲٪ کاهش در تعداد ترانزیستور نسبت به بهترین کمپرسور قبلی داشته است.

## مقاله پژوهشی

## واژگان کلیدی:

فناوری ترانزیستورهای نانولوله کربنی،  
کمپرسور ۴-به-۲،  
تاخیر،  
توان مصرفی،  
ضرب کننده

<sup>1</sup> MOSFET

<sup>2</sup> Carbon Nanotube Field Effect Transistor

## مقدمه

کمپرسور ۴-به-۲<sup>۱</sup> از محبوبترین سلول‌های فشرده‌ساز بی‌تی هستند که به‌ویژه در جمع یا ضرب‌های بزرگ کاربرد زیادی دارند. مهمترین عملکرد فشرده‌سازهای چهار-به-دو در افزایش کارایی و کاهش تاخیر در مرحله دوم یک ضرب‌کننده یعنی جمع حاصلضرب‌های جزئی<sup>۱</sup> عمل ضرب می‌باشد [۱]. ضرب‌کننده‌ها اجزای حیاتی در طراحی مدارات محاسباتی به شمار می‌روند و با افزایش نیاز به پردازش‌های سریع، تقاضا برای ضرب‌کننده‌های با سرعت بالا رو به افزایش است. فرآیند ضرب به سه فاز کلیدی تقسیم می‌شود: (۱) تولید حاصلضرب‌های جزئی، (۲) فشرده‌سازی حاصلضرب‌های جزئی به دو ردیف و (۳) جمع‌بندی نهایی [۲]. مرحله‌ای که بیشترین پیچیدگی و تاخیر را دارد، تولید حاصلضرب‌های جزئی است که در آن به طور گسترده از فشرده‌سازها استفاده می‌شود. این فشرده‌سازها به منظور بهبود کارایی و کاهش تاخیر در مدارات حسابی، به طور مداوم در حال تکامل هستند و با استفاده از فناوری‌های نوین، مانند معماری‌های پیشرفته و فناوری‌های ساخت نیمه‌رسانا، بهینه‌سازی می‌شوند. این پیشرفت‌ها امکان پردازش داده‌ها با سرعت‌های بی‌سابقه‌ای را فراهم می‌آورند و در نتیجه، به افزایش کارایی سیستم‌های دیجیتالی کمک شایانی می‌کنند. ترانزیستورهای نانولوله کربنی یک نوع جدید از ترانزیستورها هستند که از نانولوله‌های کربنی به عنوان کانال هدایت جریان استفاده می‌کنند. نانولوله‌های کربنی دارای ساختارهای یک بعدی هستند که از اتم‌های کربن تشکیل شده‌اند و خواص الکتریکی، نوری و مکانیکی منحصر به فردی دارند. این ترانزیستورها نسبت به ترانزیستورهای سیلیکونی معمول، سرعت بالاتر، توان مصرفی کمتر و اندازه کوچکتری دارند. آنها می‌توانند در دستگاه‌های الکترونیکی پیشرفته مانند رایانه‌های کوانتومی، حسگرهای نانو و دستگاه‌های پزشکی کاربرد داشته باشند. با این حال، تولید انبوه و یکپارچه‌سازی آنها با فرآیندهای ساخت مدارهای مجتمع همچنان چالش برانگیز است [۳-۴]. در این مقاله، سیزده ساختار مختلف کمپرسور ۴-به-۲ بررسی شده است که حاصل بررسی آنها به صورت خلاصه شامل موارد زیر است.

فشرده‌سازهای منطقی: این نوع فشرده‌سازها بر پایه گیت‌های منطقی مانند AND، OR و XOR طراحی شده. معایب آنها شامل تاخیر زیاد، مصرف توان بالا و تعداد زیاد ترانزیستورها است.

فشرده‌سازهای طراحی شده با فناوری ماسفت: این فشرده‌سازها با استفاده از تکنولوژی ماسفت ساخته شده‌اند. نسبت به فشرده‌سازهای منطقی بهبود یافته‌اند اما همچنان مشکلاتی در زمینه تاخیر و مصرف توان دارند. فشرده‌سازهای نانولوله کربنی: این نوع جدید از فشرده‌سازها با بهره‌گیری از فناوری ترانزیستورهای نانولوله کربنی ساخته شده‌اند. ویژگی‌های منحصر به فرد فناوری ترانزیستورهای نانولوله کربنی مانند

ساختار باند D<sub>۱</sub>، عملکرد انتقال بالستیکی و جریان Off کم، باعث شده این فشرده‌سازها عملکرد بهتری نسبت به ماسفت از نظر تاخیر، مصرف توان و تعداد ترانزیستورها داشته باشند.

در این مقاله، مزایا و معایب هر یک از این طرح‌های فشرده‌ساز به طور کامل بررسی و مقایسه شده است تا زمینه برای معرفی یک فشرده‌ساز جدید و بهبود یافته فراهم گردد. همچنین در این مقاله، یک ساختار جدید برای کمپرسور ۴-به-۲ با هدف بهبود عملکرد نسبت به طرح‌های قبلی ارائه شده است. این فشرده‌ساز جدید دو ویژگی اصلی دارد:

تغییر در روابط منطقی: روابط منطقی متفاوتی برای طراحی گیت‌های این فشرده‌ساز به کار گرفته شده است. این تغییرات باعث کاهش پیچیدگی مدار و در نتیجه کاهش تعداد ترانزیستورها، تاخیر و مصرف توان می‌شود.

استفاده از فناوری نانولوله کربنی: در این طرح از ترانزیستورهای اثر میدانی نانولوله کربنی به جای ماسفت استفاده شده است. ویژگی‌های منحصربفرد CNTFET باعث بهبود عملکرد این فشرده‌ساز از نظر پارامترهای مختلف می‌گردد. مزایای طرح پیشنهادی نسبت به فشرده‌سازهای قبلی از قبیل کاهش تاخیر، مصرف توان و تعداد ترانزیستورها بیان گردیده است.

سلول کمپرسور ۴-به-۲ پیشنهادی با نرم افزار شبیه ساز HSPICE و با فشرده‌سازهای قبلی از نظر پارامترهای مختلف مقایسه گردید. نتایج شبیه‌سازی نشان داد که فشرده‌ساز جدید عملکرد بهتری نسبت به طرح‌های پیشین دارد:

مصرف توان: فشرده‌ساز جدید ۲۵٪ کاهش در مصرف توان نسبت به بهترین فشرده‌ساز قبلی داشت.

تاخیر: تاخیر گیت‌های این فشرده‌ساز ۱۸٪ کمتر از کمترین تاخیر در فشرده‌سازهای پیشین بود.


تعداد ترانزیستور: این طرح جدید با ۱۲٪ کاهش در تعداد ترانزیستورها نسبت به کم ترانزیستورترین فشرده‌ساز قبلی، پیچیدگی کمتری داشت.

دقت: با وجود کاهش در پارامترهای فوق، دقت این فشرده‌ساز در حد قابل قبولی برای کاربردهای مورد نظر بود.

بنابراین نتایج شبیه‌سازی نشان داد که تغییر در روابط منطقی و استفاده از فناوری CNTFET در این کمپرسور ۴-به-۲، منجر به بهبود قابل توجهی در عملکرد از نظر مصرف توان، تاخیر، تعداد ترانزیستور و پیچیدگی کلی نسبت به طرح‌های پیشین شده است.

در ادامه این مقاله، در بخش ۲ به معرفی و بررسی سلول‌های کمپرسورهای ۴-به-۲ پیشین و طراحی شده در مقالات مختلف، پرداخته شده است. در بخش ۳ به بررسی و نحوه طراحی مدار سلول کمپرسور ۴-به-۲ پیشنهادی پرداخته شده و بخش ۵ به شبیه‌سازی سلول‌های کمپرسور ۴-به-۲ پیشنهادی و دیگر سلول‌ها و همچنین

کمپرسور ۴-به-۲، در واقع ۵ بیت ورودی را به ۳ بیت خروجی فشرده می‌سازد. کمپرسور ۴-به-۲، دارای ۴ ورودی  $X_1, X_2, X_3, X_4$  و یک ورودی نقلی  $CIN$  از بلاک کمپرسور قبلی است و همچنین دارای دو خروجی  $SUM$  و  $CARRY$  و یک خروجی نقلی خروجی  $COUT$  برای بلاک فشرده‌ساز بعدی است. کمپرسور ۴-به-۲ را همچنین می‌توان با استفاده از تمام‌جمع‌کننده نیز پیاده‌سازی نمود (شکل ۱ (b)). در این حالت نیاز به دو تمام‌جمع‌کننده بصورت سری است.



شکل ۱- (a). کمپرسور ۴-به-۲. (b) پیاده‌سازی کمپرسور ۴-به-۲ با سلول‌های تمام‌جمع‌کننده

مختلف از تمام جمع، می‌توان کارایی را بهبود بخشید. با استفاده از منطق ترانزیستور عبور، یک ساختار برای کمپرسور ۴-به-۲ در [۱۰] طراحی شده است. برای افزایش کارایی و سرعت این فشرده‌ساز، از جدول کارنو به منظور ساده‌سازی توابع خروجی استفاده شده است. ضعف این ساختار این است که دارای خروجی ولتاژ کامل نیست و دارای مسیر بحرانی طولانی است که منجر به افزایش تأخیر سلول می‌گردد.

این سلول متشکل از ۷۸ ترانزیستور است.

تأخیر کمپرسور ۴-به-۲ طراحی شده در [۱۰] برابر با حاصل جمع تأخیرهای سه گیت NAND و سه گیت NOR و یک گیت NOT است. این طرح دارای تأخیر مسیر بحرانی طولانی و همچنین دارای قابلیت درایو نمودن کم در نود خروجی است. کمپرسور ۴-به-۲ طراحی شده در [۱] دارای ۷۰ ترانزیستور است. برای طراحی این سلول از دو سلول نیم‌جمع‌کننده و یک تمام‌جمع‌کننده استفاده شده است. با قرار دادن ساختارهای مختلف از تمام‌جمع‌کننده می‌توان کارایی را بهبود داد. تأخیر این ساختار برابر با سه XOR دو ورودی است.

در مدار کمپرسور ۴-به-۲ مبتنی بر ترانزیستورهای نانولوله کربنی که در [۱۱] طراحی شده است، از فناوری ترانزیستورهای نانولوله کربنی برای ساختار گیت‌های NOR، NAND، OR و AND با ولتاژ چند آستانه استفاده شده است. این مدار از توابع اکثریت چند ورودی برای تولید سیگنال‌های خروجی استفاده می‌کند. این مدار حساسیت زیادی

ارزیابی نتایج پرداخته شده است. در نهایت بخش ۶ نتیجه‌گیری این مقاله است.

(۱)

$$X_1 + X_2 + X_3 + X_4 + C_{in} = 2(C_0 + COUT) + SUM$$

### مروری بر مقالات پیشین

در این بخش از مقاله پس از معرفی و بررسی عملکرد یک کمپرسور ۴-به-۲، سیزده ساختار مختلف از این کمپرسور که در مقالات مختلف طراحی شده، بررسی و تحلیل شده است. رابطه (۱) عملکرد محاسباتی یک کمپرسور ۴-به-۲ را نشان می‌دهد.

کمپرسور ۴-به-۲ مقاله (5)، متشکل از چهار XOR دو ورودی و دو MUX است. تأخیر این ساختار برابر با سه XOR دو ورودی است. پیاده‌سازی‌های مختلفی از سلول‌های XOR و MUX می‌توان داشت. تأخیر و توان مصرفی این ساختار وابسته به نوع پیاده‌سازی سلول‌های مالتی پلکسر و گیت XOR است. کارایی ساختار کمپرسور ۴-به-۲ به تکنولوژی مورد استفاده و نحوه پیاده‌سازی این سلول‌ها بستگی دارد. ساختار کمپرسور ۴-به-۲ [۲]، از سلول‌های XOR دو ورودی، XOR سه ورودی، NAND، NOR و MUX تشکیل شده است. کارایی این طرح به میزان فناوری استفاده‌شده در پیاده‌سازی این سلول‌ها بستگی دارد و تأخیر آن برابر با حاصل جمع تأخیر یک XOR سه ورودی و یک XOR دو ورودی است. تأخیر ساختار کمپرسور ۴-به-۲ (6) برابر با حاصل جمع تأخیرهای یک XOR دو ورودی و دو XNOR دو ورودی است. این فشرده‌ساز با استفاده از پیاده‌سازی CMOS برای اجزای تشکیل‌دهنده‌اش، نیاز به ۷۸ ترانزیستور دارد.

کمپرسور ۴-به-۲ طراحی شده در [۷] دارای ۷۲ ترانزیستور است. تأخیر این ساختار برابر با  $2 + 1XOR + XNOR$  است. با استفاده از ساختار استاندارد CMOS به جای سلول‌های مالتی پلکسر و گیت XOR، این فشرده‌ساز دارای ۷۲ ترانزیستور است. کارایی فشرده‌ساز چهار-به-دو مقاله [۸] وابسته به سلول‌های تمام‌جمع‌کننده و دیگر سلول‌های مورد استفاده است. با استفاده از قرار دادن ساختارهای

و مالتی پلکسهای دروازه انتقال است. مدار HCFMTG نسبت به سایر طرح‌های فشرده‌ساز از نظر سرعت، توان و عملکرد در حضور بارهای بزرگ برتری دارد. در مقاله [۱۴] یک سلول کمپرسور ۴-به-۲ مبتنی بر گیت‌های اکثریت دو طرفه و مالتی پلکسرها ارائه شده است. به منظور تحقق این مدار، دستگاه‌های ترانزیستور اثر میدانی نانولوله کربنی مورد استفاده قرار گرفته شده است. برای رسیدن به یک طراحی با کارایی بالا، یک رویکرد منطقی که ترکیبی از توابع اکثریت دو طرفه و MUXهای منطقی و گیت انتقال استفاده شده است. در [۱۵]، یک سلول کمپرسور ۴-به-۲ با سرعت بالا و انرژی کارآمد با استفاده از ترانزیستورهای اثر میدانی نانولوله کربنی طراحی شده است. فشرده‌ساز پیشنهادی در این مقاله بر اساس گیت‌ها و مالتی پلکسرها -NAND NOR طراحی شده است. طراحی‌های مختلف دیگری نیز در مقالات [۱۶-۱۸]. ارائه شده است. در جدول (۱) خلاصه ۱۲ کمپرسور ۴-به-۲ معرفی و بررسی شده در این بخش، ارائه شده است.

به تغییرات ولتاژ و فرکانس نشان می‌دهد و دارای نوده‌های میانی با سر مشترک در شبکه خازنی با ورودی‌های زیاد است. مقاله [۱۲]، یک سلول کمپرسور پرسرعت ۴ به ۲ با استفاده از ترانزیستورهای اثر میدانی نانولوله کربنی طراحی کرده است. طرح پیشنهادی در این مقاله از CNTFET با ولتاژهای آستانه متفاوت برای بهینه‌سازی عملکرد استفاده می‌کند. مزایای استفاده از CNTFET نسبت به ماسفت‌های سنتی ذکر شده در این مقاله اینست که CNTFET ها می‌توانند با تغییر قطر ولتاژ آستانه اختیاری داشته باشند، CNTFET های نوع p و نوع n تحرک مشابهی دارند، مدارهایی که از CNTFET استفاده می‌کنند قدرت کمتری دارند و سریعتر از طرح‌های ماسفت هستند. مقاله [۱۳] یک طرح جدید کمپرسور ۴-به-۲ هیبریدی بدون انتقال حامل به نام HCFMTG (دروازه آستانه چندگانه هیبریدی بدون انتقال حامل) را ارائه می‌دهد که ترکیبی از دروازه‌های آستانه چندگانه

جدول (۱). خلاصه ۱۲ کمپرسور ۴-به-۲ طراحی شده در مقالات مختلف

ردیف	عنوان کمپرسور ۴-به-۲	جزئیات
۱	کمپرسور ۴-به-۲ با XOR سه ورودی و یک XOR دو ورودی	این ساختار از سلول‌های XOR دو ورودی، XOR سه ورودی، NAND، NOR و MUX تشکیل شده است.
۲	فشرده‌ساز چهار-به-دو CMOS	تاخیر این ساختار برابر با حاصل جمع تاخیرهای یک XOR دو ورودی و دو XNOR دو ورودی است. این فشرده‌ساز با استفاده از پیاده‌سازی CMOS برای اجزای تشکیل‌دهنده‌اش، نیاز به ۷۸ ترانزیستور دارد.
۳	کمپرسور ۴-به-۲ طراحی شده با یک XNOR دو-ورودی و دو XOR دو-ورودی	تاخیر این ساختار برابر با $2XNOR+1XOR$ است. با استفاده از ساختار استاندارد CMOS به جای سلول‌های مالتی پلکسر و گیت XOR، این فشرده‌ساز دارای ۷۲ ترانزیستور است.
۴	کمپرسور ۴-به-۲ مبتنی بر تمام جمع کننده	این فشرده‌ساز وابسته به سلول‌های تمام‌جمع‌کننده و دیگر سلول‌های مورد استفاده است.
۵	کمپرسور ۴-به-۲ مبتنی بر ترانزیستور عبور	ساختاری با استفاده از ترانزیستور عبور است. ضعف این ساختار این است که دارای خروجی ولتاژ کامل نیست و دارای مسیر بحرانی طولانی است که منجر به افزایش تاخیر سلول می‌گردد. این سلول متشکل از ۷۸ ترانزیستور است.
۶	کمپرسور ۴-به-۲ طراحی شده با NAND, NOR, NOT	تاخیر فشرده‌ساز چهار-به-دو برابر با حاصل جمع تاخیرهای سه گیت NAND و سه گیت NOR و یک گیت NOT است. این طرح دارای تاخیر مسیر بحرانی طولانی و همچنین دارای قابلیت درایو نمودن کم در نود خروجی است.
۷	کمپرسور ۴-به-۲ با استفاده از دو سلول نیم‌جمع‌کننده و یک تمام‌جمع‌کننده	دارای ۷۰ ترانزیستور است. برای طراحی این ساختار از دو سلول نیم‌جمع‌کننده و یک تمام‌جمع‌کننده استفاده شده است. با قرار دادن ساختارهای مختلف از تمام‌جمع‌کننده می‌توان کارایی را بهبود داد.
۸	کمپرسور ۴-به-۲ مبتنی بر ترانزیستورهای نانولوله کربنی	مدار فشرده‌ساز چهار-به-دو مبتنی بر ترانزیستورهای نانولوله کربنی از تکنولوژی ترانزیستورهای نانولوله کربنی برای ساختار گیت‌های NOR, NAND, OR و AND با ولتاژ چند آستانه استفاده شده است.
۹	کمپرسور ۴-به-۲ مبتنی بر ترانزیستورهای نانولوله کربنی-دو	طرح پیشنهادی در این مقاله از CNTFET با ولتاژهای آستانه متفاوت برای بهینه‌سازی عملکرد استفاده می‌کند.
۱۰	فشرده‌ساز چهار-به-دو هیبریدی بدون انتقال حامل به نام HCFMTG (دروازه آستانه چندگانه هیبریدی بدون انتقال حامل)	در این ساختار تقسیم آرایه خازن ورودی به دو بخش کوچکتر، باعث کاهش سطوح ولتاژ و حساسیت کمتر به نویز، تغییرات فرآیند و مصرف توان استاتیک می‌شود. حداکثر ۴ سطح ولتاژ در آرایه خازن ورودی به جای ۶ سطح، منجر به کاهش جریان‌های نشتی استاتیک و مصرف توان استاتیک پایین‌تر مناسب برای کاربردهای کم توان می‌شود.
۱۱	فشرده‌ساز هیبریدی چهار-به-دو مبتنی بر گیت‌های اکثریت دو طرفه و مالتی پلکسر	یک رویکرد منطقی که ترکیبی از توابع اکثریت دو طرفه و MUXهای منطقی و گیت انتقال استفاده شده است.

۱۲	کمپرسور ۴-به-۲ بر اساس گیت ها و مالتی پلکسره های NAND-NOR	یک کمپرسور هیبریدی جدید چهار-به-دو مبتنی بر گیت های NAND-NOR دو ورودی و مالتی پلکسرها (MUX) TG
----	---	--

### ساختار کمپرسور ۴-به-۲ پیشنهادی

در این بخش از مقاله به تشریح سلول کمپرسور چهار-به-دو پیشنهادی پرداخته شده است. در واقع یک سلول جدید مبتنی بر ترانزیستورهای نانولوله کربنی پیشنهاد شده و رفتار آن به ازای ورودی های مختلف مورد ارزیابی قرار گرفته شده است. برای مقایسه با دیگر سلول های ارائه شده پارامترهای تاخیر، مصرف توان و حاصلضرب مصرف توان در تاخیر مورد ارزیابی قرار گرفته شده است. در واقع در این بخش از مقاله، یک ساختار جدید برای کمپرسور ۴-به-۲ با هدف بهبود عملکرد نسبت به طرح های قبلی ارائه شده است. لازم به ذکر است، این فشرده ساز جدید دو ویژگی اصلی دارد :

- تغییر در روابط منطقی: روابط منطقی متفاوتی برای طراحی گیت های این فشرده ساز به کار گرفته شده است. این تغییرات باعث کاهش پیچیدگی مدار و در نتیجه کاهش تعداد ترانزیستورها، تاخیر و مصرف توان می شود.
- استفاده از فناوری نانولوله کربنی: در این طرح از ترانزیستورهای اثر میدانی نانولوله کربنی به جای CMOS استفاده شده است. ویژگی های منحصربفرد CNTFET مانند

ساختار باند D1، عملکرد انتقال بالستیکی و جریان Off کم، باعث بهبود عملکرد این فشرده ساز از نظر پارامترهای مختلف می گردد.

ساختار کمپرسور ۴-به-۲ جدید شامل تعداد و نوع گیت ها، روابط منطقی مورد استفاده و نحوه پیاده سازی با CNTFET به طور کامل توضیح داده شده است. همچنین مزایای احتمالی این طرح نسبت به فشرده سازهای قبلی از قبیل کاهش تاخیر، مصرف توان و تعداد ترانزیستورها بیان گردیده است. کمپرسور ۴-به-۲ یکی از اجزای کلیدی در مدارات حسابی است که پنج بیت ورودی را به سه بیت خروجی تبدیل می کند. این فشرده ساز دارای چهار ورودی اصلی به نام های X1, X2, X3 و X4 است و همچنین یک ورودی نقلی CIN که از بلوک فشرده ساز قبلی دریافت می شود. خروجی های این بلوک شامل دو خروجی به نام های SUM و CARRY و یک خروجی نقلی COUT است که به بلوک فشرده ساز بعدی منتقل می شود. برای طراحی کمپرسور ۴-به-۲ پیشنهادی، ترکیبی از مدارات منطبق بر جدول درستی (جدول (۲)) یک فشرده ساز چهار-به-دو استفاده شده است.

جدول (۲). جدول درستی کمپرسور چهار-به-دو

Cin	X4	X3	X2	X1	Cout	Carry	SUM
0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	1
0	0	0	1	0	0	0	1
0	0	0	1	1	1	0	0
0	0	1	0	0	0	0	1
0	0	1	1	0	1	0	0
0	0	1	1	1	1	0	1
0	1	0	0	0	0	0	1
0	1	0	0	1	1	0	0
0	1	0	1	0	0	1	0
0	1	0	1	1	1	0	1
0	1	1	0	0	0	1	0
0	1	1	0	1	1	0	1
0	1	1	1	0	1	0	1
0	1	1	1	1	1	1	0
1	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0
1	0	0	1	0	0	1	0
1	0	0	1	1	1	0	1
1	0	1	0	0	0	1	0
1	0	1	0	1	1	0	1
1	0	1	1	0	0	1	0
1	0	1	1	1	1	1	0
1	1	0	0	0	0	1	0
1	1	0	0	1	1	1	0
1	1	0	1	0	0	1	1
1	1	0	1	1	1	1	0
1	1	1	0	0	0	1	1
1	1	1	0	1	1	1	0
1	1	1	1	0	1	1	0
1	1	1	1	1	1	1	1

جدول صحت ساده شده این فشرده ساز در جدول (۳-۳) آمده است.

جدول ۳. جدول صحت ساده شده کمپرسور ۴-به-۲

X1+X2+X3	X4+Cin	COUT	CARRY	SUM
0	0	0	0	0
1	0	0	0	1
2	0	1	0	0
3	0	1	0	1
0	1	0	0	1
1	1	0	1	0
2	1	1	0	1
3	1	1	1	0
0	2	0	1	0
1	2	0	1	1
2	2	1	1	0
3	2	1	1	1

بر طبق جدول (۳)، معادلات (۲) الی (۴) برای تولید SUM, CARRY, COUT بدست می‌آید.

$$SUM = \overline{(X_4 \oplus C_{in})} \cdot \overline{(X_2 \oplus X_3)} \cdot X_1 + (X_2 \oplus X_3) \cdot \overline{X_1} + (X_4 \oplus C_{in}) \cdot (X_2 \oplus X_3) \cdot X_1 + (X_2 \oplus X_3) \cdot \overline{X_1} \quad (۲)$$

$$CARRY = (X_4 \cdot C_{in}) + \overline{(X_2 \oplus X_3)} \cdot X_1 + (X_2 \oplus X_3) \cdot \overline{X_1} \cdot (X_4 \oplus C_{in}) \quad (۳)$$

$$C_0 = (X_1 \oplus X_2) \cdot X_1 + (X_1 \otimes X_2) \cdot X_3 \quad (۴)$$

مهمترین تابع منطقی استفاده شده در این معادلات XOR دو ورودی است. ساختار این تابع منطقی را در ادامه به شکل نوین و ساده طراحی خواهد شد.

پیاده‌سازی کمپرسور ۴-به-۲ پیشنهادی در سطح گیت بر طبق معادلات (۲) الی (۴) خواهد بود.


معادلات خروجی در ساختار پیشنهادی به گونه‌ای استخراج شده است که به XOR دو ورودی و NAND و NOR نیاز باشد.

بر اساس این معادلات ساختار کمپرسور ۴-به-۲ پیشنهادی در سطح گیت در شکل (۲) نشان داده شده است.

بر طبق این معادلات خروجی SUM به صورتی به دست آمده است که نیاز به XOR هر پنج ورودی نباشد. همچنین بر طبق این معادله (۲) برای تولید خروجی SUM نیاز به XOR(X2,X3) و XOR(X4,Cin) است.

بر طبق معادله (۳) برای تولید خروجی CARRY نیز نیاز به XOR(X2, X3) و XOR(X4, Cin) است.


بر طبق معادله (۴) برای تولید خروجی COUT نیاز به XOR(X2, X3) است. بنابراین بر طبق معادلات ذکر شده دو XOR دو ورودی طراحی میکنیم و برای تولید هر سه خروجی استفاده می‌کنیم.



شکل (۲). ساختار کمپرسور ۴-به-۲ پیشنهادی


می تواند منجر به کاهش تعداد ترانزیستورها، تاخیر و مصرف توان شود. علاوه بر XOR، از گیت های NAND و NOR نیز در این طراحی استفاده شده است. ساختار کلی این کمپرسور ۴-به-۲ جدید در سطح گیت، بر اساس این معادلات خروجی در یک شکل نشان داده شده است. بر طبق شکل (۲) برای طراحی کمپرسور ۴-به-۲ پیشنهادی نیاز به ۴ مالتی پلکسر، یک XOR، یک XOR/XNOR، و پنج AND و OR استفاده شده است. در طراحی ساختار پیشنهادی از XOR دو ورودی شکل (۳) استفاده شده است. این ساختار حالت بهینه جهت مصرف توان. همچنین تاخیر کمتر دارد. از ساختار گیت انتقال برای طراحی این مدار استفاده شده است.

بر اساس توضیحات، در این کمپرسور ۴-به-۲ جدید، معادلات خروجی SUM، CARRY و COUT به گونه ای استخراج شده اند که نیاز به پنج XOR ورودی نباشد. به جای آن، فقط نیاز به دو گیت XOR دو ورودی برای تولید هر سه خروجی وجود دارد. برای خروجی SUM، بر اساس معادله (۲)، نیاز به XOR(X2,X3) و XOR(X4,Cin) است. برای خروجی CARRY، طبق معادله (۳)، نیز نیاز به همان XOR(X2,X3) و XOR(X4,Cin) است. برای خروجی COUT، بر اساس معادله (۴)، فقط نیاز به XOR(X2,X3) است. بنابراین، با طراحی دو گیت XOR دو-ورودی، می توان هر سه خروجی SUM، CARRY و COUT را تولید کرد. این کاهش در پیچیدگی گیت ها



شکل (۳): سلول XOR دو ورودی

جهت طراحی and دو ورودی نیز از مدار شکل (۴) استفاده شده است.



شکل(۴). مدار دو ورودی استفاده شده جهت طراحی کمپرسور ۴-به-۲ پیشنهادی

بنابراین، متغیرهای کلیدی در این تحقیق شامل مصرف توان، تاخیر، تعداد ترانزیستور، دقت و پیچیدگی کلی طرح پیشنهادی می باشد که باید نسبت به فشرده‌سازهای قبلی بهبود یافته باشند.

### نتایج شبیه‌سازی

در این قسمت ابتدا به تشریح محیط شبیه‌سازی که در این مقاله برای پیاده‌سازی مدارات استفاده شده، پرداخته می‌شود. سلول کمپرسور طراحی شده با دیگر سلول‌های طراحی شده در مقالات مختلف به ازای شرایط مختلف همچون ولتاژ منبع تغذیه، فرکانس کاری، تغییرات دما مورد شبیه‌سازی قرار گرفته و با دیگر مدارات مقایسه می‌شود.

### ابزار و محیط شبیه‌سازی

برای مقایسه و بررسی کارایی مدارهای مختلف؛ شبیه‌سازی جامعی نسبت به شرایط محیطی مختلف توسط نرم افزار شبیه ساز HSPICE Synopsys انجام شده است. جهت مقایسه بهترین و جدیدترین سلول‌های کمپرسور که تاکنون در مقالات مختلف طراحی شده‌اند، انتخاب شده است. برای مدارهای مبتنی بر تکنولوژی MOSFET از مدل کتابخانه‌ای ۳۲ نانومتر Predictive Technology Model (PTM) استفاده شده است (18). برای مدارهای مبتنی بر تکنولوژی CNTFET نیز از مدل کتابخانه‌ای ۳۲ نانومتر دانشگاه استنفورد<sup>۲</sup> استفاده شده است (18)، (19)، (20). این مدل برای ترانزیستورهای مشابه ماسفت که دارای یک نانولوله کربنی یا بیشتر می باشند ایجاد شده است. این مدل اثرات سد شاتکی<sup>۳</sup> و اثرات پارازیتی<sup>۴</sup> شامل وجود مقاومت از نانولوله کربنی به ناحیه های سورس؛ درین؛ و گیت را در نظر می گیرد. پارامتر PDP به عنوان پارامتر اصلی جهت مقایسه کارایی طرح های مختلف مورد توجه قرار می گیرد. این بدان علت است که این معیار میان مصرف توان و تاخیر مصالحه ایجاد می کند.

جهت محاسبه تاخیر مدار؛ تمامی حالات ممکن گذار ورودی ها به مدارهای کمپرسور چهار-به-دو اعمال می شوند. تاخیر خروجی های

### شبیه‌سازی و ارزیابی نتایج

در این قسمت در ابتدا محیط شبیه‌ساز HSPICE و پارامترهای که در این نرم افزار جهت شبیه‌سازی استفاده شده است توضیح داده می‌شود. سپس ساختار فشرده‌ساز پیشنهادی با چهار تا از جدیدترین فشرده‌سازها مقایسه خواهد شد.

نتایج شبیه‌سازی با استفاده از نرم افزار HSPICE بیانگر برتری سلول چهار-به-دو طراحی شده نسبت به سلول های قبلی است. جهت مقایسه از معیار سرعت؛ توان مصرفی؛ و حاصل ضرب توان مصرفی در تاخیر<sup>۱</sup> استفاده شده است. علت استفاده از معیار PDP این است که میان دو پارامتر مهم توان مصرفی و تاخیر مصالحه ایجاد می نماید.

در ابتدا متغیرهای مورد بررسی را تشریح می‌نماییم.

### متغیرهای مورد بررسی در تحقیق

متغیرهای اصلی مورد بررسی در این تحقیق عبارتند از :

- مصرف توان (Power Consumption) : میزان توان مصرفی کمپرسور ۴-به-۲ پیشنهادی که باید نسبت به طرح های قبلی کاهش یابد.

- تاخیر (Delay) : میزان تاخیر زمانی گیت های فشرده‌ساز جدید که باید کمتر از فشرده‌سازهای پیشین باشد.

- تعداد ترانزیستور (Transistor Count) : تعداد کل ترانزیستورهای به کار رفته در ساختار فشرده‌ساز پیشنهادی که باید از پیچیدگی کمتری نسبت به طرح های قبلی برخوردار باشد.

- دقت (Accuracy) : میزان دقت محاسباتی فشرده‌ساز جدید که باید در حد قابل قبولی برای کاربردهای مورد نظر باشد.

- پیچیدگی (Complexity) : سطح پیچیدگی کلی طراحی کمپرسور ۴-به-۲ پیشنهادی از نظر تعداد گیت ها، روابط منطقی و ساختار که باید نسبت به طرح های پیشین کاهش یابد.

<sup>3</sup> Schottky Barrier (SB)

<sup>4</sup> Parasitics

<sup>1</sup>Power Delay Product

<sup>2</sup> Stanford University

تغذیه، بارهای خروجی و شرایط دمایی مختلف انجام شده‌اند. در ابتدا و آزمایش اول مدارات مختلف در منبع تغذیه های مختلف، به‌ویژه در ولتاژهای تغذیه ۰٫۶، ۰٫۶۵ و ۰٫۷ ولت و در فرکانس ۱۰۰ مگاهرتز شبیه‌سازی شده اند. خازن خروجی 2.1fF در نظر گرفته شده است. عوامل مهم توان، تأخیر و PDP (مصرف انرژی) به‌عنوان معیارهای اولیه قابل اندازه‌گیری ساختارهای مختلف در نظر گرفته شده است. تأخیر در نقطه‌ای تعیین می‌شود که ورودی به پنجاه درصد ولتاژ منبع تغذیه (۵۰ درصد Vdd) برسد، همزمان با لحظه‌ای که آخرین سیگنال خروجی نیز به این سطح ولتاژ می‌رسد. پس از آن، حداکثر مقدار تأخیر به عنوان مشخصه تأخیر مدار نشان داده می‌شود. علاوه بر این، مصرف توان به عنوان میانگین مصرف توان در تمام انتقال‌های ورودی تعیین می‌شود. نتایج در جدول ۴-۲ ارائه شده است. یافته‌های شبیه‌سازی تایید می‌کند که پیکربندی‌های پیشنهادی دوم کمترین میزان تأخیر و PDP را در مقایسه با طرح‌های قبلی در تمام ولتاژهای ورودی نشان می‌دهند.

SUM و COUT و C0 به ازای هر گذار مورد توجه قرار می‌گیرد. در نهایت بیشترین تأخیر به عنوان تأخیر مدار گزارش می‌شود. مصرف توان نیز در واقع مصرف توان متوسط می‌باشد که در بازه طولانی از زمان محاسبه می‌شود. مصرف توان استاتیک؛ توانی است که مدار در حالتی که گذاری وجود ندارد مصرف می‌کند. به منظور محاسبه مصرف توان استاتیک؛ هر ۳۲ حالت مختلف ممکن ورودی‌ها به مدار اعمال می‌شوند و مصرف توان در بازه‌هایی که ورودی‌ها تغییر نمی‌کنند مورد توجه قرار می‌گیرد. در نهایت مصرف توان استاتیک با محاسبه میانگین مجموع توان مصرفی در هر حالت؛ گزارش می‌شود. در این قسمت کارآیی ساختار پیشنهادی برای کمپرسور ۴-به-۲ با طراحی مشابه جدید که در مقالات مختلف به چاپ رسیده است در شرایط مختلف ارزیابی شده است [۱۲-۱۵].


برای ارزیابی مدار فشرده‌ساز پیشنهادی شبیه‌سازی‌های مختلفی در شرایط مختلف انجام شده است. شبیه‌سازی‌ها تحت سطوح مختلف منبع

جدول ۴. نتایج ارزیابی مدار فشرده‌ساز پیشنهادی

Vdd	0.6V			0.65V			0.7V		
	Delay	Power	PDP	Delay	Power	PDP	Delay	Power	PDP
Design	(psec)	(mW)	(aJ)	(psec)	(mW)	(aJ)	(psec)	(mW)	(aJ)
<b>proposed</b>	<b>82.802</b>	<b>0.17064</b>	<b>14.1293</b>	<b>69.996</b>	<b>0.20263</b>	<b>14.183</b>	<b>60.558</b>	<b>0.23681</b>	<b>14.34</b>
<b>Maleknejad2</b>	<b>84.472</b>	<b>0.18148</b>	<b>15.33</b>	<b>72.615</b>	<b>0.2202</b>	<b>15.99</b>	<b>61.859</b>	<b>0.2656</b>	<b>16.43</b>
<b>Maleknejad1</b>	<b>94.394</b>	<b>0.16676</b>	<b>15.741</b>	<b>84.973</b>	<b>0.20344</b>	<b>17.287</b>	<b>78.839</b>	<b>0.2414</b>	<b>19.032</b>
<b>Avan</b>	<b>86.014</b>	<b>0.1809</b>	<b>15.56</b>	<b>80.101</b>	<b>0.2176</b>	<b>17.43</b>	<b>75.65</b>	<b>0.2557</b>	<b>19.34</b>
<b>Bagherizadeh</b>	<b>95.993</b>	<b>0.21964</b>	<b>21.084</b>	<b>73.763</b>	<b>0.25628</b>	<b>18.904</b>	<b>66.697</b>	<b>0.29529</b>	<b>19.695</b>

برای آن‌ها در نظر گرفته شده است. همچنین، با استفاده از بافرهای ورودی و بارهای خازنی به اندازه ۲٫۱ فمتوفاراد، این شبیه‌سازی‌ها به منظور بررسی حساسیت مدارها به نویز ناشی از تغییرات دما انجام می‌شوند. به منظور افزایش مقاومت مدارها در برابر تغییرات دما، مواد و فناوری‌های جدیدی در ساخت مدارات مورد استفاده قرار می‌گیرند که دارای خواص حرارتی بهتری هستند. این مواد می‌توانند تغییرات دمایی را بهتر تحمل کنند و از ایجاد نویز حرارتی که می‌تواند به اجزای حساس مدار آسیب برساند، جلوگیری کنند. همچنین، طراحی مدارات به گونه‌ای انجام می‌شود که اجزای حرارتی به صورت موثرتری مدیریت شوند. شکل (۵) نتایج این شبیه‌سازی را نشان می‌دهد.


در جدول (۴)، ساختار فشرده‌ساز چهار-به-دو منبع (12) با عنوان Bagherizadeh، طرح منبع [۱۳] با عنوان Avan، ساختار ارایه شده در مرجع [۱۴] با عنوان Maleknejad1 و فشرده‌ساز چهار-به-دو طراحی شده در مرجع [۱۵] با عنوان Maleknejad2 بیان شده است. ساختار مقاومت مدارهای الکترونیکی در برابر تغییرات دمای محیط یکی از معیارهای حیاتی در ارزیابی عملکرد و قابلیت اطمینان آن‌ها است. برای اطمینان از اینکه مدارها در شرایط مختلف محیطی به درستی کار می‌کنند، آزمایش‌های دقیقی بر روی آن‌ها انجام می‌شود. در این راستا، مدارها تحت شرایط شبیه‌سازی شده‌ای قرار می‌گیرند که دمای محیط را از ۱۰ تا ۱۰۰ درجه سانتیگراد تغییر می‌دهد، در حالی که ولتاژ تغذیه ثابتی به اندازه ۰٫۶۵ ولت و فرکانسی معادل ۱۰۰ مگاهرتز



شکل (۵). نتایج شبیه‌سازی فشرده‌سازهای مختلف در مقابل تغییرات دما

خروجی کاهش داده است، که این امر توانایی‌های بالای رانندگی آن‌ها را، به ویژه در مواردی با تعداد خروجی‌های بالا (Hi-Fan-out)، به خوبی نشان می‌دهد.

شکل (۶)، حاصلضرب توان در تاخیر (PDP) سیستم‌های مختلف را در برابر تغییرات خازن بار نشان می‌دهند. شواهد به دست آمده از این نتایج نشان می‌دهد که طراحی‌های پیشنهادی، PDP را برای تمام بارهای



شکل (۶). نتایج شبیه‌سازی در خازن بارهای خروجی مختلف

باید مقادیر دقیق خازن‌های بار را محاسبه کنند و طراحی‌های خود را به گونه‌ای انجام دهند که مدار بتواند در برابر تغییرات مختلف بار، عملکرد مطلوبی داشته باشد. علاوه بر این، با پیشرفت‌های اخیر در فناوری نیمه‌رساناها و مواد جدید، امکان بهینه‌سازی خازن‌های بار برای کاهش تاخیر و افزایش کارایی مدارها بیش از پیش فراهم شده است. استفاده از مواد با خواص دی‌الکتریک بهتر و طراحی‌های مداری نوآورانه می‌تواند به کاهش اندازه خازن‌ها و در نتیجه، کاهش تاخیر و افزایش سرعت پاسخ‌گویی مدار کمک کند.

ساختار کمپرسور ۴-به-۲ منبع [۱۲] با عنوان Bagherizadeh، طرح منبع (13) با عنوان Avan، ساختار ارایه شده در مرجع [۱۴] با عنوان Maleknejad1 و فشرده‌ساز چهار-به-دو طراحی شده در مرجع [۱۵]. با عنوان Maleknejad2 بیان شده است.

در زمینه شبیه‌سازی مدارها، توجه به خازن‌های بار خروجی از اهمیت ویژه‌ای برخوردار است، زیرا این خازن‌ها تأثیر مستقیمی بر عملکرد کلی مدار دارند. خازن‌های بار خروجی می‌توانند مقاومت و تاخیر مدار را تحت تأثیر قرار دهند و در نتیجه، بر سرعت پاسخ‌گویی مدار به تغییرات ورودی اثر بگذارند. به همین دلیل، در فرآیند طراحی مدارات، مهندسان

### نتیجه‌گیری

در این مقاله ابتدا به بررسی دوازده ساختار کمپرسور چهار-به-دو که در مقالات پیشین طراحی شده‌اند پرداخته و در نهایت یک سلول کمپرسور چهار-به-دو جدید طراحی شده است. فشرده‌ساز چهار-به-دو پیشنهادی با استفاده از تغییر در روابط منطقی و فناوری نانولوله کربنی

### تعارض منافع

هیچ‌گونه تعارض منافع توسط نویسندگان بیان نشده است.

### منابع

8. Pishvaie A, Jaberipur G, Jahanian A. Improved CMOS (4; 2) compressor designs for parallel multipliers. *Comput Electr Eng.* 2012;38(6):1703–16.
9. Fathi A, Azizian S, Hadidi K, Khoei A. A novel and very fast 4-2 compressor for high speed arithmetic operations. *IEICE Trans Electron.* 2012;95(4):710–2.
10. Pishvaie A, Jaberipur G, Jahanian A. Redesigned CMOS (4; 2) compressor for fast binary multipliers. *Can J Electr Comput Eng.* 2013;36(3):111–5.
11. Alkaldy E, Navi K, Sharifi F, Moaiyeri MH. An ultra high-speed (4; 2) compressor with a new design approach for nanotechnology based on the multi-input majority function. *J Comput Theor Nanosci.* 2014;11(7):1691–6.
12. Bagherizadeh M, Eshghi M. A new high speed carbon nanotube field effect transistor-based structure for 4-to-2 compressor cell. *J Comput Theor Nanosci.* 2016;13(1):1006–12.
13. Avan A, Maleknejad M, Navi K. High-speed energy efficient process, voltage and temperature tolerant hybrid multi-threshold 4:2 compressor design in CNFET technology. *IET Circuits Devices Syst.* 2020 May;14(3):357–68.
14. Maleknejad M, Mirhosseini SM, Mohammadi S. A CNFET-based PVT-tolerant hybrid majority logic 4: 2 compressor design for high speed energy-efficient applications. *Microprocess Microsyst.* 2021;104031.
15. Maleknejad M, Sharifi F, Sharifi H. Noise and PVT Tolerant, High-Speed and Energy-Efficient Hybrid 4-2 Compressor in CNFET Technology. 2023 [cited 2024 Oct 11]; Available from: <https://www.researchsquare.com/article/rs-2883120/latest>
16. A Novel Current Mode Approximate Multiplier Scheme Based on 4:2 and 5:2 Compressors with Low Power Consumption and High Speed in CNTFET Technology | Circuits, Systems, and Signal Processing [Internet]. [cited 2024 Dec 23]. Available from: <https://link.springer.com/article/10.1007/s00034-023-02593-y>
1. Pishvaie A, Jaberipur G, Jahanian A. High-performance CMOS (4:2) compressors. *Int J Electron.* 2014 Nov 2;101(11):1511–25.
2. Okubo N, A 4.4-ns CMOS 54×54-b multiplier using pass-transistor multiplexor, CiNii Research, Available from: <https://cir.nii.ac.jp/crid/1572261551283719296>
3. Safaei Mehrabani Y, Faghieh Mirzaee R. DAFA: Dynamic approximate full adders for high area and energy efficiency. *Integration.* 2024 Jul 1;97:102191.
4. Zareei Z, Bagherizadeh M, Shafiabadi M, Safaei Mehrabani Y. Design of efficient approximate 1-bit Full Adder cells using CNFET technology applicable in motion detector systems. *Microelectron J.* 2021 Feb 1;108:104962.
5. Gu J, Chang CH. Ultra low voltage, low power 4-2 compressor for high speed multiplications. In: 2003 IEEE International Symposium on Circuits and Systems (ISCAS) [Internet]. 2003 [cited 2024 Oct 10]. p. V–V. Available from: <https://ieeexplore.ieee.org/abstract/document/1206267>
6. Hussin R, Shakaff AYMd, Idris N, Sauli Z, Ismail RC, Kamarudin A. An efficient Modified Booth multiplier architecture. In: 2008 International Conference on Electronic Design [Internet]. 2008 [cited 2024 Oct 10]. p. 1–4. Available from: <https://ieeexplore.ieee.org/abstract/document/4786767>
7. Energy-efficient magnetic 5:2 compressors based on SHE-assisted hybrid MTJ/FinFET logic | Journal of Computational Electronics [Internet]. [cited 2024 Oct 10]. Available from: <https://link.springer.com/article/10.1007/s10825-019-01441-0>

21. Downloads | Nanoelectronics Lab [Internet]. [cited 2024 Oct 11]. Available from: <https://nano.stanford.edu/downloads?id=23.compat1>.
17. Tavakkoli E, Shokri S, Aminian M. Comparison and design of energy-efficient approximate multiplier schemes for image processing by CNTFET. *Int J Electron* [Internet]. 2024 May 3 [cited 2024 Dec 23]; Available from: <https://www.tandfonline.com/doi/abs/10.1080/00207217.2023.2192968>
18. Sharma T, Kumre L. Efficient Ternary Compressor Design Using Capacitive Threshold Logic in CNTFET Technology. *IETE J Res* [Internet]. 2023 Apr 3 [cited 2024 Dec 23]; Available from: <https://www.tandfonline.com/doi/abs/10.1080/03772063.2020.1871422>
19. Deng J, Wong HSP. A Compact SPICE Model for Carbon-Nanotube Field-Effect Transistors Including Nonidealities and Its Application—Part I: Model of the Intrinsic Channel Region. *IEEE Trans Electron Devices*. 2007 Dec;54(12):3186–94.
20. Deng J, Wong HSP. A Compact SPICE Model for Carbon-Nanotube Field-Effect Transistors Including Nonidealities and Its Application—Part II: Full Device Model and Circuit Performance Benchmarking. *IEEE Trans Electron Devices*. 2007 Dec;54(12):3195–205.

#### COPYRIGHTS

©2024 by the authors. Published by the **Islamic Azad University, Khodabandeh Branch, Zanjan**. This article is an open-access article distributed under the terms and conditions of the Creative Commons Attribution 4.0 International (CC BY 4.0) <https://creativecommons.org/licenses/by/4.0>

