

## A Review of Low-Power Multimedia System Design by Aggressive Voltage Switching

S. Gohari<sup>\*1</sup>

<sup>1</sup> Computer Engineering Department, Islamic Azad University, North Tehran Branch, Tehran, Iran

### ABSTRACT


Received: 17 February 2023

Accepted: 29 May 2023

### KEYWORDS:

Low Power System ,  
Memory Management ,  
Multimedia Systems,  
Fault Tolerance,  
Voltage Change,

<sup>1</sup> Corresponding author

 [sgohari.1984@gmail.com](mailto:sgohari.1984@gmail.com)

Multimedia systems with built-in error tolerance and H.264 compression algorithm have some error tolerance capabilities that are generally used in data compression and transmission. These capabilities can maintain the quality and functionality of the system when errors occur in the system. H264 or AVC, which is used to reduce video volume while maintaining image quality, uses various methods such as homogeneous conversion, asymmetric conversion, predictive processing and word encryption, and HD speed is used to support high resolutions. The use of error tolerance to reduce the bit rate of images in multimedia systems is given. It is also mentioned that it is improved by using filters and simpler methods for image recovery and error tolerance, and depth search method is also used to improve image quality in complex scenes. This algorithm is also error tolerant in dealing with possible errors in compression and transmission. Our review article is based on the fault-tolerant low-power approach, which is proposed to reduce the memory power consumption in the multimedia system. This approach involves changing the supply voltage suddenly to a value greater than what is considered safe under operating conditions while maintaining efficiency. This article offers a review on improving performance and reducing power consumption in multimedia systems using fault tolerance. We start with the H.264 sample as a base model and use the model to construct a fault-tolerant low-power approach. H.264 is a compression algorithm with an acceptable error that uses different methods such as homogeneous conversion, asymmetric conversion, predictive processing, word encoder. This algorithm dynamically calculates the size optimization of the video file at every moment. In the proposed algorithm, we reduce the bit rate of the images, reduce the amount of noise and thus reduce the bandwidth consumption. The algorithm includes intermediate and internal coding, and we change the built-in memories of special multimedia integrated circuit, ASIC. Error tolerance has been applied through image filtering by reducing and improving PSNR and using simple filters for image recovery. The results of the article on H266, H265, H264 decoders show that the amount of power storage is more than 40% possible.



NUMBER OF REFERENCES

24



NUMBER OF FIGURES

10



NUMBER OF TABLES

1

## فصلنامه تخصصی آرمان پردازش (APJ)

Homepage: [www.armanprocessjournal.ir](http://www.armanprocessjournal.ir)



### مروری بر طراحی سیستم چند رسانه ای کم-توان توسط تغییر ولتاژ تهاجمی

سپیده گوهری<sup>۱،\*</sup>

<sup>۱</sup> دانشکده مهندسی کامپیوتر، دانشگاه آزاد اسلامی، واحد تهران شمال، تهران، ایران

#### چکیده

سیستم های چند رسانه ای با تحمل پذیری خطا و الگوریتم فشرده سازی H.264 بطور تعبیه شده، برخی قابلیت های تحمل پذیری خطا را دارند که عموماً در فشرده سازی و انتقال اطلاعات مورد استفاده قرار می گیرند. این قابلیت ها می توانند در مواقعی که خطا در سیستم رخ می دهد کیفیت و قابلیت عملکرد سیستم را حفظ کنند. H.264 یا AVC که برای کاهش حجم ویدیویی با حفظ کیفیت تصویر استفاده می شود، از روش های مختلفی مانند تبدیل همگن تبدیل نامتقارن پردازش پیش بین و رمزنگاری لغات قابلیت استفاده می کند و سرعت HD جهت پشتیبانی از رزولوشن های بالاست. استفاده از تحمل پذیری خطا برای کاهش میزان بیت نرخ بیت تصاویر در سیستم های چندرسانه ای آورده شده. همچنین اشاره شده است که با استفاده از فیلترها و روش های ساده تر برای بازیابی تصویر و تحمل خطا بهبود یافته است و همچنین از روش جستجو در عمق برای بهبود کیفیت تصویر در صحنه های پیچیده استفاده می شود. این الگوریتم تحمل خطا را نیز در برخورد با خطاهای احتمالی در فشرده سازی و انتقال دارد. مقاله مروری ما مبتنی بر رویکرد کم توان مقاوم در برابر خطا است که بمنظور کاهش مصرف توان حافظه ها در سیستم چند رسانه ای پیشنهاد شده است. این رویکرد شامل تغییر ولتاژ منبع بصورت ناگهانی به بیشتر از مقداری است که در شرایط عملیاتی ایمن محسوب می شود و در عین حال بهره وری را حفظ می کند. این مقاله مروری بر بهبود کارایی و کاهش مصرف توان در سیستم های چند رسانه ای با استفاده از تحمل پذیری خطا را پیشنهاد می کند. بعنوان مدل پایه با نمونه H.264 شروع می کنیم و از مدل استفاده می کنیم تا رویکرد کم-توان مقاوم در برابر خطا را بسازیم. H.264 یک الگوریتم فشرده سازی با خطای قابل قبول است که از روش های مختلف مانند تبدیل همگن، تبدیل نامتقارن، پردازش پیش بین، رمزگذار لغات استفاده می کند. این الگوریتم بصورت پویا بهینه سازی حجم فایل ویدئو را در هر لحظه محاسبه می کند. در الگوریتم پیشنهادی کاهش میزان بیت نرخ بیت تصاویر، کاهش میزان نویز و در نتیجه کاهش مصرف پهنای باند را داریم. الگوریتم شامل کدگذاری میانی و داخلی می باشد و حافظه های توکار مدار مجتمع خاص منظوره چند رسانه ای را ASIC را تغییر میدهیم. تحمل خطا از طریق فیلتر کردن تصویر با کاهش و بهبود PSNR و استفاده از فیلترهای ساده برای بازیابی تصویر استفاده شده است. نتایج مقاله بر روی کد گشاهای H.264، H.265، H.266 نشان میدهد میزان ذخیره سازی توان بیش از ۴۰ درصد امکان پذیر است.

#### واژگان کلیدی:

سیستم کم مصرف، مدیریت حافظه، سیستم های چند رسانه ای، تحمل خطا، تغییر ولتاژ،

  
تعداد مراجع  
۲۴

  
تعداد شکل ها  
۱۰

  
تعداد جداول  
۱

## مقدمه

چالش‌ها در ساخت سیستم‌های توکار برای حفظ دنیای موبایل فراوان هستند؛ اما، مساله کلیدی حفظ حداقل اندازه، توان، و وزن و در عین حال انجام عملیات پیچیده است. چندین پژوهش، سیار بودن و انطباق پذیری را از زوایای مختلف بررسی کردند [1]. هدف اصلی این رویکردها، فراهم کردن بهره‌وری بهینه بر اساس شرایط عملیاتی جاری است، در حالیکه مصرف توان هم تنظیم شود. هدف اصلی در این رویکردها این است که تضمین کنیم سخت افزار ۱۰۰ درصد تصحیح، ۱۰۰ درصد زمان را حفظ می‌کند، بدون توجه به کاربرد و کیفیت الزامات سرویس. این حقیقت، فضای طراحی در دسترس را برای مهندسی در زمان طراحی و زمان اجرا محدود می‌کند و موجب این واقعیت می‌شود که ممکن است از دیدگاه مصرف انرژی و توان بهینه نباشد. اولین استاندارد ویدئویی با نام MPEG-1 کدک MPEG-2 و MPEG-4 برای کدهای ویدئویی منتشر شد و در مسیر تکامل کدک‌های ویدئویی در زمینه کنفرانس H.261, H.262, H.263 معرفی گردید و دو نهاد ISO و ITU استاندارد AVC و MPEG-4 یا H.264 گسترش یافت. ارائه مطالعه موردی تکنولوژی H.265 یک الگوریتم هوشمند است که با تابعیت از استاندارد HEVC طراحی شده استفاده از H.264 در بسیاری از برنامه‌های تلویزیونی، فیلم‌های سینمایی، ویدئوهای آموزشی و... رایج است. همچنین این استاندارد در بسیاری از دستگاه‌های پخش ویدئو، دوربین‌های دیجیتال، تلفن‌های همراه و... نصب شده است. استاندارد H.264 یک استاندارد فشرده‌سازی ویدئویی است که توسط ITU-T و ISO/IEC تعریف شده است. این استاندارد برای فشرده‌سازی ویدئو با کیفیت بالا و حجم کم استفاده می‌شود. توجه به قابلیت‌های بالای H.264، این استاندارد به عنوان یکی از محبوب‌ترین استانداردها در زمینه فشرده‌سازی ویدئو شناخته شده است [2]. از دیدگاه پیاده‌سازی، مبرهن است کاهش (یا تغییر اندازه) ولتاژ منبع ( $V_{dd}$ )، یکی از موثرترین راه‌های کاهش مصرف توان پویا و نشست است. هزینه این کاهش توان، افزایش تاخیر، کاهش فرکانس  $f$  و کمتر شدن بهره‌وری می‌باشد. اما، درست است که برخی کاربردها نمی‌توانند کار کنند مگر داده پردازش شده ۱۰۰ درصد درست باشد (مانند کد دستور پردازشگر)، خانواده وسیعی از کاربردها وجود دارند که ذاتاً متحمل خطا هستند مانند کاربردهای بی‌سیم و سیستم‌های چند رسانه‌ای. نویسنده‌ها در کاربردهای قبلی نشان دادند، تصحیح ۱۰۰ درصد در این سیستم‌های توکار، همیشه رویکردی بهینه از نظر ذخیره‌توان نمی‌باشد. بعلاوه، با تغییر فناوری، رعایت ۱۰۰ درصد تصحیح حتی در شرایط عملیاتی ظاهری دشوار می‌باشد. در واقع، برای کاربردهایی مانند چند رسانه‌ای، سیستم‌طوری طراحی شده که طبق رسانه انتقال، ذاتاً در برابر خطا مقاوم باشد. در ضمن، محدودیت‌های وضع شده روی کیفیت خروجی، ماهیت نرم و آماری دارند. این تاب‌آوری الگوریتمی در برابر خطاها با مدار سخت‌افزاری قابل بهره‌برداری و کدگذاری است، که نه تنها تاب‌آوری در برابر خطای انتقال بلکه برابر خطاهای سخت‌افزاری هم تضمین

می‌شود. از دیدگاه معماری، بخش قابل توجهی از متریک‌های کیفیت (SOC) سیستم روی تراشه (توان، بهره‌وری، و مساحت) به حافظه‌ها مربوط می‌شود. در مقابل با تکنیک‌های مقاوم در برابر خطای فعلی که بر مسیرهای منطقی تمرکز می‌کنند، در این جا بر تحلیل روی حافظه‌های نگهدارنده داده بزرگ تمرکز می‌کنیم، تا روش تغییر توان مقاوم در برابر خطای تهاجمی جامع برای سیستم‌های چند رسانه‌ای ایجاد کنیم. ما یک سیستم فشرده‌سازی ویدئویی لبه، کدگشای H.264، را در نظر گرفته و از آن برای ایجاد یک مطالعه موردی استفاده می‌کنیم. مخصوصاً، در این مقاله مروری بر مطالب در خصوص H.264, H.265, H.266 ارائه می‌شوند [3].


- استفاده از تغییر ولتاژ تهاجمی روی حافظه‌های توکار را پیشنهاد می‌دهیم که موجب عمل فرکانس بالا و کم توان، با خطاهای ناشی از تغییر اندازه می‌شود.
- بر اساس آمارهای خطا، ما بهره‌وری و سربار تکنیک‌های فیلترینگ و نگاشت متعدد را پیشنهاد، تحلیل و کمی‌سازی می‌کنیم (از نظر توان و مساحت) که خطاها را جبران کند، سیستم قادر می‌شود در ولتاژهای پایین‌تر کار کند، و مشخصات سیستم‌ها رعایت شود.
- صرفه‌جویی‌های توان سیستم مورد انتظار تعیین می‌شوند. ساختار این مقاله مروری به شرح زیر می‌باشد. ابتدا در مورد کارهای قبلی این حوزه تحقیقی توضیح می‌دهیم. مطالعه موردی H.264 را مرور کرده و به ساخت بنیانی برای رویکرد پیشنهادی کم‌توان مقاوم در برابر خطا می‌پردازد. احتمالات خرابی یک سلول 6T SRAM تحت تغییر ولتاژ مورد بحث قرار می‌گیرند، نتایج شبیه‌سازی ارائه می‌شوند صرفه‌جویی‌های توان را در سطح سیستم در نظر می‌گیرد اگر که تغییر ولتاژ تهاجمی برای حافظه‌های توکار استفاده شوند. تکنیک‌های مقاوم در برابر خطا را پیشنهاد می‌دهد، که بهره‌وری سیستم در ولتاژهای پایین‌تر حفظ شده و بین توان و مساحت یک توازن برقرار می‌شود. نتایج هم ارائه می‌شوند [2-4].

## پیشینه پژوهش


طراحی سیستم‌های مقاوم در برابر خطا، حوزه تحقیقی فعال تا چندین دهه بوده، و مثال‌های زیادی در این زمینه وجود دارند. ولی بیشتر کارهای قبلی روی بهینه‌کردن یک یا چند لایه انتزاعی با تاکید بر مسیرهای منطقی تمرکز کردند، کار کمی در مورد تحمل خطای حافظه توکار در لایه کاربردی انجام شده است [5]. بخاطر محدودیت‌های فضا، نویسنده‌ها چند مثال نمونه قبلی را بیان می‌کنند، و این لیست کاملی نیست. رویکردها از نظر سخت‌افزار-فشرده متغیر هستند مانند معماری‌های موازی یا عملیات افزونگی-زمان-مالتی پلکس، تا آگاهی از توان سیستم‌های VLSI توسط طراحی ضرب‌کننده‌های بهینه‌شده، فایل‌های ثابت، فیلترهای دیجیتال، و پردازشگرهای ولتاژ بندی شده پویا. در سطح معماری می‌کورد، تلاش‌هایی روی تکرار و نسخه‌برداری عناصر

۳۲ مگابیت بر ثانیه نیاز داشته رایج ترین فرمت برای MPEG تصویر متحرک است کدهای صوتی یا MP3 است در داخل کدک MPG-4 نیز گنجانده می شود استاندارد H.265 یا HEVC تنها ۱۶ مگابیت بر ثانیه را اشغال می کند و تکنولوژی الگوریتم هوشمنداست. تکنولوژی فشرده سازی کدک H.265 تکنولوژی پس زمینه استفاده شده است تکنولوژی کاهش چشمگیر میزان نویز در تصویر، تکنولوژی کاهش نرخ بیت است. تکنولوژی H.266 کدک ویدئویی است رمزگذاری VVC حدود ۶,۵ برابر HEVC و رمزگشایی آن ۱,۵ برابر طول می کشد حداکثر اندازه CTU VVC برابر 128\*128 با یک درخت چهارتایی با طرح درخت تو در تو QTMT است در HEVC چندین مفهوم پارتیشن بندی وجود دارد از جمله PU, CU, TU است VVC این مفاهیم را با CU یکی دانسته و این انعطاف پذیری امکان مدل سازی دقیق محتوای ویدیویی را فراهم می کند و بعدها کدک AV1 یک کدک و فرمت فایل تصویری برای انتقال روی اینترنت است منتشر گردید ویژگی این فناوری متن باز بودن آن است استاندارد AV1 و HEVC از نظر قدرت فشرده سازی و کیفیت تصاویر بازسازی شده اختلاف چشم گیری با هم ندارند AV1 برای ارائه محتوای چند رسانه ای مورد استفاده قرار گرفته است مصرف پهنای باند نیز کمتر می باشد [5][6].

ذخیره سازی انجام شده اند مانند تکنیک های رازور یا یک بازنمایی از مسیر بحرانی مدار، مانند TEAtime یا ترکیبی از هر دو برای اینکه نقض های زمان بندی کشف و تطبیق داده شوند. رویکرد دیگر استفاده از فیلترهای انطباقی و تکرار را پیشنهاد می کنند تا اینکه اثر تغییر نسبی  $V_{dd}$  فراتر از ناحیه بحرانی برای توابع DSP اصلی حداقل شود، مثلاً فیلتر کردن. گزارش در رفرنس ۲ تکنیک های انطباقی برای مدیریت توان باتری موبایل را از طریق کاهش انرژی کل مصرفی توسط سیستم و همچنین نظارت پروفایل مصرف انرژی، مورد بررسی قرار می دهد. در مفهوم زندگی با خطاها در چند مورد ارتقا داده شده تا بهره بهبود پیدا کند و پیاده سازی آگاه از تغییر توابع چند رسانه ای کم-توان را بحث می کنند. کار، تاثیر نقض ها در فرایند تولید نیمه رسانا بر حافظه را مدل سازی نموده و تکنیک هایی برای کاهش نواقص تولید پیشنهاد می دهد، بدین منظور که بهره تراشه بهتر شود. قابلیت اعتماد در نهانگاه های پردازشگر، توان را بالانس می کنند. رویکردهایی را در نظر می گیرند که خطاهای زمان بندی ناشی از تغییر در منطق را کشف و کاهش می دهند. در این جا، شرایط عملیاتی حافظه های توکار مدار مجتمع خاص منظوره چند رسانه ای (ASIC) را عمداً تغییر می دهیم تا ببینیم خطاها کجا رخ می دهند، و از فضای طراحی تازه بسط داده شده استفاده می کنیم تا جنبه های دیگر طراحی را به روش آگاه از کاربرد بهینه کنیم. ارائه مطالعه موردی H.264 شروع می کنیم و از مدل استفاده می کنیم تا رویکرد کم-توان مقاوم در برابر خطا را بسازیم. به پهنای باند



شکل ۱ - مقایسه استانداردها



شکل ۲ مقایسه الگوریتم های فشرده سازی

## مطالعه موردی


### الف-مرور کدگشای ویدئویی H.264

H.264 استاندارد ویدئوی نوظهور امید بخش با کیفیت بیشتر، فشرده سازی بهتر، و ویژگی های پیشرفته تر است. شکل ۱ یک پیکربندی معمول را برای یک کدک ویدئویی H.264 با یک افزودن یک نقشه نقص و فیلترینگ تصویر نشان می دهد که تحمل خطا را به معماری وارد می کند. موازنه حرکت، بطور گسترده در H.264 استفاده می شود، فرض این است تغییر صحنه بخاطر حرکت شی و دوربین و تفاضل بین تصویرهای مجاور زمانی آن قدر کوچک هست که بخش های اصلی فریم جریان را از فریم های کدگشایی شده قبلی قرض بگیریم، که این ها در حافظه بزرگی به نام بافر تصویر کدگشایی شده (DBP) ذخیره می شوند. چون DPB تصویرهای کدگشایی شده را ذخیره می کند، این نیازمند فضای حافظه بزرگ است و به راحتی حافظه غالب در یک طراحی SOC H.264 یا استانداردهای مشابه دیگر مثل MPEG-2 یا MPEG-4 می شود، این نیازمند بافر تصویر مرجع به بزرگی ۱۶ Mb است. برای مثال، تراشه کدک H.264 MB86H50 از فوجیتسو، که DPB روی تراشه را یکپارچه می کند نیازمند یک حافظه بر تراشه ۵۱۲ Mb (64Mb) است تا توان را برای کاربردهای موبایل کاهش دهد. این مقدار خیلی بزرگ


لازم به ذکر است، حافظه بر تراشه بر مساحت، بهره وری، و توان SOC کل غالب است، پس انگیزه ای برای تمرکز بر حافظه های این چنینی پیدا می شود. تکنولوژی H.265 یک الگوریتم هوشمند است که با تابعیت از استاندارد HEVC طراحی شده و در اینجا کاهش میزان بیت ریت تصاویر را داریم در نتیجه کاهش مصرف پهنای باند داریم. شامل کدگذاری میانی و داخلی می باشد [7].

### ب-الگوی اکتشاف فضای طراحی مبسوط

در نودهای پردازش زیر ۱۰۰ نانومتر، قابلیت اعتماد یک آرایه حافظه تحت تاثیر تغییرات فرایند در حال-مرگ است، که بصورت نوسانات ناخالصی تصادفی (RDF) یا تغییرات طول دروازه ظاهر می شود. RDF بخاطر نوسان در اندازه اتمی در تراکم ناخالصی ترانزیستورها غالب است، خصوصاً نوع با انداز کوچک آن، مانند آنهایی که در سلول های 6T SRAM استفاده شدند. بر خلاف نواقص تولید، که معمولاً خوشه بندی می شوند، RDF بصورت تصادفی توزیع شده و خودش را در سطح مدار ظاهر می کند بصورت یک تغییر در ولتاژ آستانه ( $V_t$ ) ترانزیستورها در سلول SRAM. این تغییرات  $V_t$  (که بصورت تصادفی توزیع شده اند) بر بهره وری و ثبات سلول SRAM اثر می گذارند [8].



شکل ۳- معماری کدگذاری H.264



شکل ۴- نرخ های خرابی حافظه 6T SRAM


معمولاً قبل از خرابی های منطقی رخ می دهد. در جریان های طراحی امروزی، جزیره های ولتاژ معمول هستند طوری که منابع برای حافظه ها و منطق از هم جدا شده و از این رو پشته های سیاست تغییر اندازه فرکانس و ولتاژ پویا (DVFS) برای منطق و حافظه ها از هم جدا سازی می شوند. پس می توان منطق را در  $V_{dd}$  پایین به کار انداخت و هنوز ولتاژ ایمن برای حافظه ها حفظ می شود. اما، تسلط حافظه ها در SOC های امروزی، پرداخت این رویکرد را کاهش می دهد و طراحان را مجبور می کند در مورد احتمال تغییر اندازه  $V_{dd}$  تهاجمی تر برای حافظه ها فکر کنند [9][8].

### کاهش توان با اجازه دادن به خطاهای حافظه

برای بررسی خطای کدگذاری به خطاهای حافظه، چند آزمایش انجام دادیم. ما از یک نرم افزار عمومی، نسخه نرم افزاری JM ۹.۲ استفاده کردیم، که جریان ها رمز/رمزگشایی کنیم. ما رفتار حافظه DBP را تحت شرایط  $V_{dd}$  کاهیده، با تزریق خطاها در داده، با کمک منحنی بالانس در شکل ۲، مدل سازی کردیم.

تغییرات موجب نوسانات در مکان های تصادفی در آرایه، در حین عملیات خواندن یا نوشتن، می شود. یک شبیه سازی اسپایسی مونت کارلو با استفاده از مدل های فناوری پیش بینی ۶۵ نانومتری تنظیم شد. تا احتمال خطاها برای یک 6T SRAM تعیین شود. شبیه سازی در ولتاژ های منبع مختلف در محدوده ۰.۹ تا ۰.۶ ولت انجام شد، زمان دسترسی حداکثر  $T_{max}=130$  بود. شکل ۲ احتمال خرابی کل  $P_t$  را این طور تعریف کرده: اجتماع شکست دسترسی خواندن، شکست دسترسی نوشتن، و شکست خواندن مخرب. در حالیکه آمارهای خرابی های خواندن و نوشتن متفاوت هستند، باید بدترین حالت را در نظر گرفت (اجتماع) چون یک خطا ممکن است روی عمل نوشتن یا خواندن رخ دهد، با همان نتیجه یک کلمه خطا دار [9]. طبق انتظار، نرخ سوء عملکرد بصورت نمایی با تغییر اندازه  $V_{dd}$  زیاد می شود. در نتیجه، حافظه ها معمولاً بصورت متفاوت از منطق رفتار می شوند. در سیستم های با بهره وری زیاد، حافظه ها در معرض تغییر اندازه ولتاژ نیستند، و در برخی موارد، ولتاژ منبع آنها بیش-رانده (افزایش یافته) است، تا حداکثر بهره وری و ایمنی برای انواع نوسان های فرایندی و محیطی به دست آید. وقتی تغییر ولتاژ به حافظه ها اعمال می شود، کاهش  $V_{dd}$  در نقطه ای تمام می شود که حافظه ها شروع به خرابی می کنند، این





شکل ۵- کیفیت تصویر (PSNR) در برابر صرفه جویی های توان در سطوح  $V_{dd}$  مختلف

پویا (کل ۷۲ مگا وات، به جز توان I/O)، صرفه جویی ها در مصرف توان پویا را به این صورت ترسیم کردیم که  $V_{dd}$  با استفاده از رابطه قانون مربع استاندارد بین توان و ولتاژ مقیاس بندی می شود. فرض کردیم فقط ولتاژ منبع حافظه تغییر اندازه داده می شود در حالیکه ولتاژ منبع هسته ثابت می ماند. ما فقط توان پویا را در نظر گرفتیم. وقتی مصرف توان کسری (آماده بکار) فاکتورگیری می شود، صرفه جویی ها می تواند خیلی بیشتر باشد چون توان کسری بصورت نمایی با  $V_{dd}$  کاهش پیدا می کند [11]. از نتایج تجربی روشن است تا  $10^{-6}$  (0.0002%) نرخ خطای بیٹی (BER) در حافظه های داده، هر دو کیفیت ذهنی و بصری و کیفیت تصویر کمی PSNR، نسبتاً از حالت بدون خطا غیر قابل تشخیص است (در  $V_{dd}$  ظاهری). این متناظر با  $0.69V < V_{dd} < 0.7V$  است. اگر ما  $V_{dd}$  را به ۰.۶۹ ولت کم کنیم، BER حافظه متناظر  $10^{-5}$  می شود. اگر  $V_{dd}$  را کمتر از ۰.۶۹ ولت هم ببریم، تنزل در کیفیت و کمیت خروجی بصری مشاهده می شود. شکل نشان می دهد مقدار Y PSNR به تغییر ولتاژ حساس تر است. چون تغییر اندازه از ۰.۹ به ۰.۶۹ ولت اثری بر کیفیت ویدئو ندارد، می توان گفت هیچ مزیت قابل قبولی برای تغییر اندازه دادن بیشتر به ۰.۶۲ ولت وجود ندارد. آرگومان شمارنده این است که، در سیستم تحویل منبع (بر تراشه و خارج تراشه)، معمولاً انحراف 10%  $\pm$  با توجه به  $V_{dd}$  ظاهری وجود دارد. در رفتار سیستم H.264 می بینیم، کیفیت خیلی سریع فراتر از ۰.۷ ولت تنزل می کند. برای جبران این انحراف، تغییر اندازه ظاهری را تا حدی زیر ۰.۸ ولت محدود نگه می داریم. اما از شکل ۳ می بینید، این صرفه جویی های توان خیلی زیادی را قربانی می کند (صرفه جویی های توان تقریباً دو برابر می شود وقتی این از ۰.۸ به ۰.۷ ولت می رسد). اگر انحراف را فاکتور بگیریم، باید استراتژی داشته باشیم که آن انحراف وجود داشته باشد ولی کیفیت خروجی خوب بماند، و همچنین صرفه جویی در مصرف توان [12].

### تحمل خطا از طریق فیلتر کردن تصویر

با داشتن کران پایین تغییر اندازه  $V_{dd}$  که بصورت تجربی حاصل شده، این سوال را می کنیم: آیا ممکن است  $V_{dd}$  را بیشتر کم کنیم و از تکنیک های الگوریتمی استفاده کنیم تا فریم های دچار اعوجاج را

محل های بیت های نقص دار DPB بصورت تصادفی از یک توزیع یکنواخت با یک تراکم نقص معین تولید می شوند. فرض این بود فقط خطاها در آرایه های حافظه DPB باشند تا آزمایش ها ساده شود. فرض کردیم جریان بیت به بیت های داده و کنترل تقسیم شدند که در یک حافظه کوچک جداگانه ذخیره می شوند. ما از سه دنباله ویدئویی ورودی استفاده کردیم: فورمن، فوتبال و اخبار. در این جا، ویدئوها با اندازه فریم به فرمت واسطه معمول CIF  $352 \times 288$  فرض می شوند. بخاطر محدودیت جا، فقط نتایج مربوط به کلیپ فورمن را ارائه می کنیم. رویه ها و نتایج مشابهی برای دو کلیپ دیگر مشاهده شدند [10].

### الف- نتایج تجربی

در سیستم های چند رسانه ای، کیفیت تصویر خروجی یا دنباله فریم های ویدئویی از نظر نسبت سیگنال به نویز (PSNR) سنجش می شود، تصویر خروجی با مجموعه مرجع مقایسه می گردد. شکل ۳ صرفه جویی هایی توان در برابر افت PSNR دنباله ویدئویی فورمن را نشان می دهد، که تغییر اندازه ولتاژ هم دارد رخ می دهد. نوار برجسب خورده با "MEM" "pwr saving" درصد صرفه جویی توان را در زمانی که توان حافظه محاسبه می شود نشان می دهد در حالیکه گراف برجسب خورده به صورت "tot pwr saving" یعنی درصد صرفه جویی توان کل سیستم رمزگشایی، که شامل هر دو هسته و حافظه با ولتاژ منبع هسته است که در  $V_{dd}$  ظاهری (0.9 V) حفظ شده. برای یافتن صرفه جویی های توان مربوطه، مصرف توان پویا را برای حافظه بافر فریم و کل سیستم رمزگشایی H.264 در منبع ظاهری 0.9V  $V_{dd}$  برای فرایند ۶۵-نانومتری تخمین زدیم. داده های مصرف توان پویا برای هسته دیکودر H.264 به فناوری ۶۵-نانومتری مقیاس بندی شد، ۳۰ فریم در ثانیه  $f_{ps}$ ، و هر اندازه فریم به فرمت CIF  $385 \times 288$  می باشد-یک اندازه نمایش معمول در دستگاه های موبایل امروزی. طبق داده ها، مصرف توان پویای مورد انتظار برای هسته، در ۰.۹ ولت، ۱۰ مگاوات می باشد. مصرف توان پویای حافظه، بر اساس فرکانس دسترسی حافظه در هر فریم که برای CIF در ۳۰ fps مقیاس بندی شد. با فرض ۱-MB SRAM (می تواند هشت فریم را نگه دارد)، 0.5 GACTI برای ارائه تخمین 62mw برای آن حافظه استفاده می شود. پس روشن است حافظه بخش زیادی از کل توان سیستم کدگشایی را مصرف می کند. بر اساس تخمین توان


۲-فیلتر جهت دار (DIR): سعی می کند جهت بهتر میان چهار انتخاب ممکن شکل ۴ پیدا کند، تفاضل مطلق پیکسل در هر جهت را محاسبه می کند. جهت با کمترین مقدار بعنوان MEAN2 استفاده می شود. DIR بهره وری خیلی خوب تا ۱ درصد BER را نشان می دهد. این مصرف توان کمتری نسبت به فیلتر MED دارد [12].

### ۳-فیلتر DIR>MED

این از متد DIR استفاده می کند، فقط اگر متد DIR نتواند جهت تصویر را پیدا کند (بخاطر پیکسل های نقص دار زیاد دور پیکسل مرکزی) از مقدار میانه هشت پیکسل اطراف (متد فیلتر MED) استفاده می کند. فیلترها قبلا بصورت نامشخص بین هر فریم بکار برده می شدند و تصویر بلوری می شد (کاهش PSNR) و مصرف توان زیاد شده و زمان اجرا هم زیاد می شد. در مورد ما، محل های پیکسلی که خطا رخ می دهد از قبل معلوم هستند چون فرایند RDF برای یک تراشه معین با زمان تغییر نمی کند (یعنی محل های پیکسل نقص دار در  $V_{ad}$  و تنظیم فرکانس مشابه هم هستند) [13].

بازیابی کنیم؟ اگر آری، در بدترین حالت چطور (مساحت، توان)؟ ما باید تفاوت های بین پنهان سازی خطای عمومی و رویکرد پیشنهادی را بشناسیم. در پنهان کردن خطا، خطاها در جریان بیت کد شده رخ می دهند. وقتی این اتفاق می افتد، خطاها بر چندین پیکسل اثر می گذارند و معمولا باعث از دست رفتن یک ماکرو بلاک کامل می شوند، در بدترین مورد، یک ماکرو بلاک جانشین بصورت محلی با استفاده از افزونگی های مکانی یا زمانی تولید می شوند که جایگزین ماکرو بلاک از دسته رفته بشوند. در حالت پیشنهادی، خطاها در میانه فرایند رمزگشایی روی پیکسل های تصویر واقعی رخ می دهند. پس خطاها محلی تر شده و هر یک با کشف محلیت مکانی یا زمانی قابل تعمیر هستند. ما از مجموعه فیلترهای ساده اصلی استفاده کردیم طبق این ایده که مقدار پیکسل تصویر با استفاده از محلیت مکانی تصویر قابل بازیابی می باشد. این فیلترها اینگونه اند:

۱-فیلتر میانه (MED): فیلتر میانه ۸ کلاسیک، مقدار پیکسل را بصورت میانه ای از هشت همسایه اش تخمین می زند. این فیلتر عموما نیازمند سخت افزار و مصرف توان بیشتر از فیلتر میانه است ولی اصولا می تواند نتایج بهتری تولید کند.



شکل ۶- DIR با چهار جهت نامزد

### الف-نتایج فیلتر کردن

فیلتر های تصویر برای بازیابی تصویر دارای اعوجاج از حافظه داده با  $BER > 10^{-5}$  مورد استفاده قرار می گیرند. بخاطر محدودیت جا، فقط نتایج مربوط به فیلتر DIR>MED را نشان می دهیم که بصورت موافق، نتایج بهتری در PSNR بازیابی فراهم کرد، مدل VHDL برای فیلتر کردن تولید شد، تا مساحت و مصرف توان آن تخمین زده شود. بر اساس نتایج پس از ساخت فیلتر، سربار مساحت در بدترین حالت (فیلتر DIR>MED)، ۰.۲۳ درصد مساحت هسته، با استفاده از یک کتابخانه ۶۵-nm بود (0.0092.mm<sup>2</sup>) [15-16].

شکل ۵ بهبود PSNR را برای مولفه های روشنایی (Y) و کروما (U, V) برای دنباله ویدئویی فورمن، با استفاده از فیلتر DIR>MED را نشان می دهد که شامل جریمه توان دسترسی های حافظه مازاد ناشی از فیلتر کردن می باشد. نتایج را از دسترسی بافر فریم اضافی

با کمک یک نقشه نقص می توان از این ویژگی بهره برداری کرد، اطلاعات محل مقادیر پیکسل خطادار در حافظه های داده وجود دارند. فیلتر تصویر فقط برای پیکسل های مشکل دار بصورت بلادرنگ بکار برده می شود. در مقایسه با فیلتر کردن نامشخص، این رویکرد این نتیجه را دارد:


- تسریع فیلتر کردن. ۲-کاهش سربار توان بصورت قابل توجه.
- ۳-بهبود کیفیت تصویر در جای لازم، که این باعث تنزل PSNR کمتر می شود. فرض می کنیم نقشه نقص حافظه داده در ابتدای روشن شدن سیستم ساخته می شود، طبق گزارش مقاله ۱۸. در ضمن، برای کمتر کردن اثر بر گذردهی، فیلتر به صورت موازی شده انجام می شود [14].




نقشه نقص در دو روش قابل پیاده سازی است: ۱-حافظه آدرس پذیری محتوا یا ۲-بیت های تگ برای هر داده پیکسل (شبه بیت توازن). در این جا، بر رویکرد بیت تگ تمرکز می کنیم، چون رویکرد تگ نیازمند نسبت سربار حافظه ثابت می باشد. با فرض حافظه 1MB DPB و حافظه تگ ۶۴ K در ۱۶ (هر کلمه ۱۶ بیت حاوی تگ هایی برای ۱۶ محل سازنده می باشد)، مساحت حافظه تگ ۷,۵ درصد آن حافظه DPB بر اساس تخمین های کاکتی می باشد. از رفرنس های مختلف، هزینه افزودن افزونگی خود-تعمیر توکار (BISR) به حافظه DPB منجر به ۵-۱۰ درصد افزایش در مساحت حافظه می شود. این مساحت اضافی بطور زیاد مورد نیاز نیست (مخصوصا، سطر/ستون های افزونگی BISR) چون BER ناشی از خطاهای تولید حافظه خیلی کوچک است و به راحتی در شمای ما قابل اجراست [18-19].

افزایش می دهد تا به مقادیر پیکسل همسایه برای هر پیکسل نقص دار و خود سخت افزار فیلتر دست پیدا کند(جریمه توان ناشی از نقشه نقص که جداگانه بحث می شود، چون این به انتخاب پیاده سازی آن وابسته است). سربار توان در BER های پایین تر قابل چشم پوشی است ولی برای BER های بالاتر افزایش می یابد، این به ۴,۱۷ درصد در ۰,۶۲ ولت دست پیدا می کند بخاطر افزایش دسترسی به حافظه و همچنین افزایش پیچیدگی فیلتر. کل صرفه جویی های توان در ۰,۶۳ ولت ماکزیمم می شوند، که به ۴۲ درصد می رسند. اگر  $V_{dd}$  زیر ۰,۶۳ ولت شود، صرفه جویی های توان نسبی کمتر شده و PSNR بیشتر از این کم می شود. این نقاط طراحی دیگر پارتو بهینه نیستند (جایگزین های طراحی نامطلوب). در ۰,۶۲ ولت، بیشتر از ۵۰ درصد بهبود PSNR نتیجه می شود. با مقایسه شکل ۵ و ۳، می توان دید، برای بدترین حالت (مولفه Y)، PSNR حتی در کمترین تنظیم ۰,۶۲ ولت، به زیر ۳۰ دسی بل می رسد، این باعث بهبود قابل توجه در کیفیت تصویر می شود [17].

### ب-مساحت نقشه نقص و سربار توان




شکل ۷-کیفیت تصویر (PSNR) در برابر صرفه جویی های توان در سطوح  $V_{dd}$  مختلف با فیلتر کردن (دنباله ویدئویی فورمن).




شکل ۸-صرفه جویی های توان در برابر افت PSNR (دنباله ویدئویی فورمن)

است. بر طبق تخمین های کاکتی ، موقع دسترسی به حافظه تگ ، جریمه توان ۱٫۱ درصد وضع می شود. نکته هایی که وجود دارد [21]:  
 ۱- حافظه تگ بطور جدا در ولتاژ بالاتر قابل اجرا است. پس تمامیت داده موقع تغییر اندازه ولتاژ تضمین می شود. ۲- حافظه تگ فقط وقتی فعال می شود که ولتاژ زیر ۰٫۷ ولت برسد [22-24].

مطابق شکل، بیشتر آن مساحت زیاد می شود تا شمایای تصحیح خطا جایگزین سربار افزونگی BISR شود، که دیگر در حافظه DPB مورد نیاز نمی باشد. زیرا اطلاعات تگ باید هر بار که پیکسل مورد دسترسی قرار می گیرد جستجو شود [20]. مصرف توان اضافی برای آن در نظر گرفته خواهد شد. با فرض الگوهای دسترسی منظم و بافر تگ ۱۶ بیتی ، نرخ بیت برای بافر تقریباً ۱۰۰ درصد است. این با گزارش های قبلی سازگار



شکل ۹- نمودار عملکرد تغییرات ولتاژ نهاجمی



شکل ۱۰- نمودار کاهش توان سیستم و مدیریت حافظه

جدول ۱. جدول مقایسه ای تغییرات ولتاژها

Ref/Year	voltage	Appliances Modified	Description
[6] 2008	48V DC	Resistive loads, Clothes washer Freezer and fridge TV Laptop Microwave oven	Modification of power supply of appliances performed analysis of power consumption reduction a month Performed analysis of the reduction of renewable energy source requirement
[50]2009	Not mentioned	CFL LED Television	Performed experiment on appliances without modification Measurement of current ,voltage and power carried out
[51]2009	220V 400V 500V	Incandescent bulb Fluorescent tube Healter Universal and DC motor	Suggested that appliances can work directly on AC or DC supply without modification.
[46]2011	380V	AC power converting circuit	Convert AC power supply into DC supply by eliminating by components Analysis of existing international safety standard Performed on switching analysis at high voltage
[5]2011	48V	Refrigerator –Stove	The system prototype has been developed and simulated on MATLAB Performance is analyzed
[41]2013	380V	Induction cooker	Designed the system, simulation and experimental tests were performed
[9]2014	220V	Mixer grinder Induction cooker LCD Television SMPS LED	Modified power supply of conventional appliances and made performance comparison with AC system Explained the possibility of using SMPS and LED for DC source

### جمع بندی و نتیجه گیری

کاهش مصرف انرژی و بهبود عملکرد سامانه چند رسانه ای کم توان می شود. همچنین، استفاده از استانداردهای قدیمی تر مانند H.263 ، H.262 و H.261 در شرایط تغییرات ولتاژ تهاجمی منبع توان باعث اختلال در عملکرد سامانه می شود. بنابراین، به طور کلی استفاده از استانداردهای جدیدتر و پیشرفته تر برای فشرده سازی ویدئو در سامانه چند رسانه ای کم توان، باعث بهبود عملکرد سامانه و کاهش مصرف انرژی می شود. ما تکنیک های طراحی آگاه از کاربرد سطح-سیستمی سامانه های چند رسانه ای کم توان را، توسط تغییر اندازه تهاجمی ولتاژ منبع توان، فراتر از نقاط عملیاتی ایمن، معرفی کردیم. نتایج این تکنیک ها روی SOC رمزگشای H.264 ، صرفه جویی های توان بالای ۴۰ درصد را نشان می دهند.

به طور کلی، استانداردهای کدگذاری H.264 ، H.265 و H.266 برای فشرده سازی ویدئو با کیفیت بالا و حجم کم استفاده می شوند. در مقابل، استانداردهای H.263 ، H.262 و H.261 برای فشرده سازی ویدئو با کیفیت پایین تر و حجم بالاتر به کار می روند. اما در مورد تاثیر تغییرات ولتاژ تهاجمی منبع توان بر روی این استانداردها، لازم است به طرح سامانه چند رسانه ای کم توان اشاره شود. در این سامانه، هدف اصلی کاهش مصرف انرژی در دستگاه های چند رسانه ای است. بنابراین، هرگونه تغییرات ولتاژ تهاجمی منبع توان ممکن است باعث اختلال در عملکرد سامانه شود. با توجه به این نکته، نتایج آزمایش ها نشان داد که استفاده از استانداردهای H.265 و H.266 در مقایسه با H.264 ، باعث

## منابع

- [9] Ijeoma Anarado, Mohammad Ashraful Anam, Fabio Verdicchio, Yiannis Andreopoulos, "Mitigating Silent Data Corruptions in Integer Matrix Products: Toward Reliable Multimedia Computing on Unreliable Hardware", IEEE Transactions on Circuits and Systems for Video Technology, vol.27, no.11, pp.2476-2489, 2017
- [10] Jin Miao, Andreas Gerstlauer, Michael Orshansky, "Multi-level approximate logic synthesis under general error constraints", 2014 IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp.504-510, 2014.
- [11] Jeren Samandari-Rad, Matthew Guthaus, Richard Hughey, "Confronting the Variability Issues Affecting the Performance of Next-Generation SRAM Design to Optimize and Predict the Speed and Yield", IEEE Access, vol.2, pp.577-601, 2014.
- [12] Muhammad S. Khairy, Amin Khajeh, Ahmed M. Eltawil, Fadi J. Kurdahi, "Equi-Noise: A Statistical Model That Combines Embedded Memory Failures and Channel Noise", IEEE Transactions on Circuits and Systems I: Regular Papers, vol.61, no.2, pp.407-419, 2014.
- [13] Jin Miao, Andreas Gerstlauer, Michael Orshansky, "Approximate logic synthesis under general error magnitude and frequency constraints", 2013 IEEE/ACM International Conference on Computer-Aided Design (ICCAD), pp.779-786, 2013.
- [14] Yunus Emre, Chaitali Chakrabarti, "Energy and Quality-Aware Multimedia Signal Processing", IEEE Transactions on Multimedia, vol.15, no.7, pp.1579-1593, 2013.
- [15] Ku He, Andreas Gerstlauer, Michael Orshansky, "Circuit-Level Timing-Error Acceptance for Design of Energy-Efficient DCT/IDCT-Based Systems", IEEE Transactions on Circuits and Systems for Video Technology, vol.23, no.6, pp.961-974, 2013.
- [16] Luis Angel D. Bathen, Nikil D. Dutt, "Software Controlled Memories for Scalable Many-Core Architectures", 2012 IEEE International Conference on Embedded and Real-Time Computing Systems and Applications, pp.1-10, 2012.
- [1] Fadi J. Kurdahi, Ahmed Eltawil, Kang Yi, Stanley Cheng, and Amin Khajeh *IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOL. 18, NO. 5, MAY 2010*
- [2] Shubham Tayal, Billel Smaani, Shiromani Balmukund Rahi, Abhishek Kumar Upadhyay, Sandip Bhattacharya, J. Ajayan, Biswajit Jena, Ilho Myeong, Byung-Gook Park, Young Suh Song, "Incorporating Bottom-Up Approach Into Device/Circuit Co-Design for SRAM-Based Cache Memory Applications", IEEE Transactions on Electron Devices, vol.69, no.11, pp.6127-6132, 2022.
- [3] Saba Amanollahi, Mehdi Kamal, Ali Afzali-Kusha, Massoud Pedram, "Circuit-Level Techniques for Logic and Memory Blocks in Approximate Computing Systems", Proceedings of the IEEE, vol.108, no.12, pp.2150-2177, 2020.
- [4] Hussam Amrouch, Seyed Borna Ehsani, Andreas Gerstlauer, Jörg Henkel, "On the Efficiency of Voltage Overscaling under Temperature and Aging Effects", IEEE Transactions on Computers, vol.68, no.11, pp.1647-1662, 2019.
- [5] Massimo Alioto, Vivek De, Andrea Marongiu, "Energy-Quality Scalable Integrated Circuits and Systems: Continuing Energy Scaling in the Twilight of Moore's Law", IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol.8, no.4, pp.653-678, 2018.
- [6] Davit Hovhannisyan, Ahmed Eltawil, Mohammad Al Faruque, Fadi Kurdahi, "Circuit Inspired Modeling Method for Irrigation", 2018 21st Euromicro Conference on Digital System Design (DSD), pp.328-335, 2018.
- [7] Hyun Kim, Ik Joon Chang, Hyuk-Jae Lee, "Optimal Selection of SRAM Bit-Cell Size for Power Reduction in Video Compression", IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol.8, no.3, pp.431-443, 2018.
- [8] Georgios Zervakis, Fotios Ntouskas, Sotirios Xydis, Dimitrios Soudris, Kiamal Pekmestzi, "VOSSim: A Framework for Enabling Fast Voltage Overscaling Simulation for Approximate Computing Circuits", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol.26, no.6, pp.1204-1208, 2018.



### سپیده گوهری

در سال ۱۳۹۴ کارشناسی ناپیوسته نرم افزار از دانشکده مهندسی کامپیوتر تهران شمال را دریافت نموده است. ایشان در سال ۱۴۰۰ کارشناسی ارشد معماری سیستم های کامپیوتری از دانشکده برق و کامپیوتر خواجه نصیرالدین طوسی را اخذ نموده و در دوره های تخصصی مرتبط با حوزه پژوهش در دانشگاه علم و صنعت شرکت نموده است. همچنین ایشان اکنون در دوره دکتری تخصصی در دانشکده مهندسی کامپیوتر دانشگاه آزاد اسلامی واحد تهران شمال مشغول به تحصیل می باشد و در حوزه پژوهش مقالات تخصصی تالیف می نماید.

- [17] Rashid Iqbal, Pascal Meinerzhagen, Andreas Burg, "Two-port low-power gain-cell storage array: Voltage scaling and retention time", 2012 IEEE International Symposium on Circuits and Systems (ISCAS), pp.2469-2472, 2012
- [18] Luis Angel D. Bathen, Nikil D. Dutt, Alex Nicolau, Puneet Gupta, "VaMV: Variability-aware Memory Virtualization", 2012 Design, Automation & Test in Europe Conference & Exhibition (DATE), pp.284-287, 2012
- [19] Georgios Karakonstantis, Abhijit Chatterjee, Kaushik Roy, "Containing the Nanometer "Pandora-Box": Cross-Layer Design Techniques for Variation Aware Low Power Systems", IEEE Journal on Emerging and Selected Topics in Circuits and Systems, vol.1, no.1, pp.19-29, 2011.
- [20] Luis Angel D. Bathen, Nikil D. Dutt, "E-RoC: Embedded RAIDs-on-Chip for low power distributed dynamically managed reliable memories", 2011 Design, Automation & Test in Europe, pp.1-6, 2011.
- [21] Young-Hwan Park, Amin Khajeh, Jun Yong Shin, Fadi Kurdahi, Ahmed Eltawil, Nikil Dutt, "Microarchitecture-Level SoC Design", Handbook of Hardware/Software Codesign, pp.1, 2016.
- [22] Luis Angel D. Bathen, Nikil D. Dutt, "Embedded RAIDs-on-chip for bus-based chip-multiprocessors", ACM Transactions on Embedded Computing Systems, vol.13, no.4, pp.1, 2014.
- [23] Krishna Palem, Avinash Lingamneni, "Ten Years of Building Broken Chips", ACM Transactions on Embedded Computing Systems, vol.
- [24] Bin Sheng, Wen Gao and Di Wu, "An Implemented Architecture of Deblocking Filter for H.264/AVC", IEEE International Conference on Image Processing (ICIP'04), Vol.1, 24-27, pp. 665-668, October 2004



#### COPYRIGHTS

©2021 The author(s). This is an open access article distributed under the terms of the Creative Commons Attribution (CC BY 4.0), which permits unrestricted use, distribution, and reproduction in any medium, as long as the original authors and source are cited. No permission is required from the authors or the publishers.